1990年度

東 征治
AND-OR論理式簡単化システムに関する研究

松永 光則
論理変換法によるAND-EXOR論理式の簡単化

熊野 靖
三分岐判定図に関する研究

甘田 哲久
AND, OR, 及びEXORを用いた多段論理回路合成についての研究


1991年度

相馬 清高
2入力マルチプレクサを用いた論理回路の構成に関する研究

岡村 康一郎
AND-EXOR論理式簡単化システムに関する研究

甲斐 敦浩
3分岐判定図を用いたAND-EXOR論理式の簡単化に関する研究

井上 義典, 波多野 壮一
ROMを用いた論理回路の実現


1992年度

北島 裕之
テーブル参照型書換え可能LSIの論理設計に関する研究

柴田 多美
二分判定図を用いた論理式の簡単化に関する研究

清水 竜昇
AND-EXOR論理式の最小化プログラムに関する研究 -- メモリ削減の手法 --

山下 浩二
AND-EXOR論理式の最小化プログラムに関する研究 -- 計算時間削減の方法 --

佐藤 俊司
マルチメディア・プレゼンテーション・システムとその利用法に関する研究


1993年度

原 憲一
2値クロネッカ決定グラフを用いた論理関数の表現に関する研究

山下 康成
4値クロネッカ決定グラフを用いた論理回路の表現に関する研究


1994年度

泉原 史幸
多端子EXOR三分決定グラフを用いたAND-EXOR論理式の最小化に関する研究

大前 公志
疑似クロネッカ決定グラフの最適化に関する研究

浜地 啓, 和田 精二
疑似クロネッカ決定グラフと局所変換法を用いたEXOR多段論理回路の合成法に関する研究


1995年度

畠守 秀英, 山下 淳一
EXOR三分決定グラフを用いたAND-EXOR論理式の簡単化に関する研究

平井 康一, 堀田 真司
OR-AND-OR三段論理式の構成法に関する研究

矢内 裕介, 山村 京子
論理関数のWalsh変換と論理設計への応用に関する研究


1996年度

神野 博之
SOP三分 決定グラフの構成に関する研究

福沢 重幸
すべての非冗長論理和形の生成とその主項の分布に関する研究

図師 洋一
BDDを用いた最小リテラル論理式生成に関する研究

高見 恵子
5変数関数における論理関数二分解に関する研究

濱村 篤司
論理関数二分解における変数分割の方法に関する研究


1997年度

川崎 大祐
BDDを用いた論理関数の分解に関する研究

木下 正義
カーネル抽出法を用いたOR-AND-OR論理回路の合成法に関する研究

杉木 一也
接続を考慮した論理関数の分解法に関する研究

中嶋 恵一
多出力疑似クロネッカ論理式の生成に関する研究


1998年度

蔵田 有美
大規模多出力論理回路の分解に関する研究

原田 宜典
論理シミュレータを用いた論理回路の分解に関する研究

楠本 雅
ATPGを用いた論理回路の分解に関する研究

辻 伸広
論理関数の$k$-分解($k \leq 2$)に関する研究

ノールディアナ ラジーイ
論理シミュレーション用ハードウェアのデータ構造に関する研究


1999年度

郷司 隼人
不完全定義関数の依存変数最小化に関する研究

平島 健太
ATPGと論理シミュレータを用いた論理回路の分解に関する研究

川原 貴将
算術三分決定グラフを用いた主項,主外項生成法に関する研究

高橋 清隆
不完全定義関数の分解に関する研究


2000年度

西山 雄吾
オーソドックス関数の判定法に関する研究

安松 輝久
多出力論理関数の符号化法に関する研究

草野 将樹
BDDを用いた多出力論理関数の表現に関する研究

中野 壮平
論理回路シミュレーション・エンジン用シーケンサの開発


2001年度

矢原 果奈
不完全定義関数を表現するBDDの簡単化法に関する研究

森部 幸
LUTカスケード回路の最適構成法に関する研究

中村 祐輔
LUTカスケードに基づく論理関数評価法に関する研究

古賀 紀昭
ブランチング・プログラム・マシンの作成


2002年度

石川 亮平
多出力関数を表現するBDDの最適化に関する研究

中原 啓貴
LUTカスケードを用いた順序回路の実現に関する研究

西依 勇二
群関数分解を用いた論理関数のカスケード実現に関する研究


2003年度

熊本 正之
論理関数の最大独立集合を求めるアルゴリズムに関する研究

坂本 直樹
LUTカスケードを用いた演算回路の実現に関する研究

桑畑 泰
LUT型FPGAの粒度に関する研究

永松 健一
サイクルを有する組合せ回路の構成に関する研究

永安 伸也
多出力LUTを用いた論理回路の構成法に関する研究


2004年度

住澤 慎也
基数変換回路の構成に関する研究

多神田 修
FPGAを用いた初等関数計算回路に関する研究

田中 浩之
LUTリングを用いた論理シミュレータに関する研究

春田 拓哉
剰余数表現と2進表現の変換回路の構成に関する研究


2005年度

梶原 淳司
算術符号化によるデータ圧縮法に関する研究

潮屋 亮
アドレス生成回路の修正法に関する研究

松島 啓二
ダイナミックPLAの構成法に関する研究

溝口 義浩
論理回路の修正法に関する研究

向井 勇気
分散演算を用いた色空間変換器の構成法に関する研究


2006年度

岸 聖司
有限状態機械を用いたストリングマッチング回路に関する研究

中村 高明
低信頼論理素子を用いた高信頼論理回路の構成法に関する研究

藤本 俊輔
ハッシュメモリを用いたアドレス生成回路の構成に関する研究

南 智幸
FPGAを用いた再構成可能PLAの構成に関する研究

川野 泰輔
LUTカスケードを用いたアドレス生成回路の構成法に関する研究


2007年度

清水 敬介
書き換え可能論理アレイの入力分割法に関する研究

壇耕 平
ハッシュ回路の構成法に関する研究

長野 巧
ハッシュメモリを用いたパターンマッチング回路の再構成法に関する研究

星野 司
IPフォワーディング用の高速論理式簡単化に関する研究

村田 裕憲
書き換え可能PLAの出力分割法に関する研究


2008年度

鳥倉 貴道
正規表現を認識するパターンマッチングの一方式に関する研究

中島 拓也
関数分解における変数分割法に関する研究

福山 泰介
3アドレスQDDマシン用コードの最適化に関する研究

山口 聡
ヘテロジニアスMDDブランチング・プログラム・マシンの設計と実装に関する研究

北野 甲
論理関数を実現するためのLUT数に関する研究


2009年度

植山 鉄也
4値擬似クロネッカ決定グラフを用いた論理回路の実現に関する研究

江口 拓也
2-MUXを用いた論理関数の実現に関する研究

田中 陽士
最適部分文字列を用いた文字列検出回路の構成法に関する研究

樋口 陽介
4値CAMを用いたパケット分類回路に関する研究

吉田 孝裕
組み合わせ生成回路の設計法に関する研究


2010年度

甲斐 宗一郎
遺伝的アルゴリズムを用いた不完全定義インデックス生成関数の依存変数削減に関する研究

島田 高志
SIMD命令を用いたCAMシミュレータの高速化に関する研究

前田 政人
アフィン変換を用いた不完全定義インデックス生成関数の依存変数削減に関する研究

松尾 賢吾
エントロピーを用いた不完全定義インデックス生成関数の依存変数削減に関する研究

山口 竜太
情報利得法を用いた不完全定義インデックス生成関数の依存変数削減に関する研究