4IGUエミュレータとMPUを用いたウイルス検出エンジンについて

中原 啓貴[†] 笹尾 勤[†] 松浦 宗寛[†]

┆九州工業大学 情報工学部 〒 820-8502 福岡県飯塚市大字川津 680-4

あらまし 本論文では、2段階マッチングに基づく ClamAV のハードウェアアクセラレータを提案する. 第一段階で は、ウイルスパターンの一部をハードウェアを用いて検出する. 第二段階では、ウイルスパターン全部をソフトウェ アを用いて検出する. 厳密マッチングは4個の Index Generation Unit (IGU) を模擬する4IGU エミュレータで行う. 正規表現マッチングはFPGA の組込みプロセッサで行う. 提案手法は小規模なFPGA と DDR2-SDRAM で実現す るため、安価である. また、大規模なFPGA や TCAM を用いる手法と比較して消費電力が低い. ClamAV のパター ン 1,290,808 個を Xilinx 社の FPGA と 3 個の DDR2-SDRAM を用いて実装し、他の手法と比較を行った結果、スルー プットで 1.45 倍、LC 利用率で 16.3 倍、組込みメモリ利用率で 49.6 倍優れていた.

A Virus Scanning Engine Using a 4IGU Emulator and an MPU

Hiroki NAKAHARA[†], Tsutomu SASAO[†], and Munehiro MATSUURA[†]

† Department of Computer Science and Electronics, Kyushu Institute of Technology 680–4, Kawazu, Iizuka, Fukuoka, 820–8502 Japan

Abstract This paper shows a virus scanning system using two-stage matching. In the first stage, a hardware filter quickly detects a part of the virus pattern, while in the second stage, the MPU detects the full length of the virus pattern. To make a compact hardware filter, a finite-input memory machine (FIMM) is introduced. To further enhance the throughput, a hardware filter based on *s*-FIMM is used. To reduce the memory size, the *s*-FIMM is realized by four index generation unit emulator (4IGU emulator). The proposed system uses three DDR2-SDRAMs and a small FPGA. Thus the power consumption is lower than the TCAM-based method. Also, the system consists of inexpensive devices. The system loaded 1,290,617 ClamAV virus patterns. As for the area-throughput ratio, our method outperforms existing FPGA implementations.



図 1 メールサーバ・ファイルサーバのウイルス検出.

1. はじめに

1.1 ウイルス検出機器

コンピュータウイルス、ワーム、スパイウェア、スパムメール 等悪意を持ったソフトウェア(malicious software)をマルウェ ア(Malware)という.マルウェアに感染することにより、ボッ トウイルス、バックドア、キーロガーが仕掛けられ、ID やパス ワードの搾取、情報の盗難、不正な遠隔操作が行われており社会 問題となっている.ファイルサーバやメールサーバ向けオープン ソースのウイルス検出ソフトである ClamAV は高々数 10 Mbps の性能であり [15]、数 Gbps でデータを送受信しているこれら のサーバのウイルス検出が追いつかない.本論文では、ファイル サーバやメールサーバ向けウイルス検出システムについて述べ る (図 1). ウイルス検出システムには以下の項目が要求される. a) 高スループット

ファイルサーバやメールサーバの転送速度よりも高速である ことが求められる.本論文ではFTTH (Fiber To The Home) の公称値 (1 Gbps) を超える処理速度を実現する.

b) 低消費電力・安価

スーパーコンピュータ, TCAM, ハイエンド FPGA を用い た手法が提案されている.スーパーコンピュータは高価であ り, 消費電力が大きい. TCAM も消費電力が大きい. ハイエン ド FPGA はデバイスが高価である.本論文では安価な DDR2-SDRAM と小規模 FPGA を用いて低消費電力かつ安価なウイ ルス検出エンジンを実現する.

c) ウイルスパターンを更新可能

ウイルスパターンは短くて1時間程度[7]で更新されるため, 書換え可能なハードウェアが必要である.提案手法はFPGAと 外付けメモリを書き換えることで,ウイルスパターンを更新可 能である.

ClamAV (ver0.96.5) では高速かつ省メモリを達成するため, 2 段階マッチングでウイルス検出を行う. 第一段階では,シグネ チャの先頭3文字のみマッチングを行い,ウイルスの可能性の ある部分を検出する. 第二段階では,第一段階でマッチした部 分に関してパターンと完全に一致するか調べる.本論文も2段 階マッチングに基づくハードウェアを提案する.

1.2 関連研究

種々の2段階マッチングに関する手法が提案されており, TCAM と汎用 MPU を用いる手法[23]; ビット分割した Aho-Corasic DFA [20] とパターンマッチング専用 MPU を用いる 手法[2]; 並列ふるい法と汎用 MPU を用いる手法[12] が挙 げられる. ハッシュ法に基づくパターンマッチング法として 表 1 ClamAV のパターン (2010 年 12 月 1 日時点).

パターンの種類	個数	検出手法
MD5 Checksum (プラックリスト) (ホワイトリスト)	760,804 723	厳密マッチング
Basic Pattern	94,227	正規表現マッチング
Google Browsing Database	434,863	厳密マッチング
Basic Pattern の組合せ	85	論理演算
圧縮ファイル (zip,rar) 解析	106	バイナリ解析
合計	1,290,808	

Cuckoo Hashing を用いた手法 [21], Bloom フィルタを用いた 手法 (PERG-Rx) [6] が提案されている. ウイルスパターンは 100 万個を超えるので,外付けメモリに格納するのが一般的で あるが,メモリアクセスがボトルネックとなる. 複数文字 (バイ ト)を同時に処理し,性能を向上する手法が提案されており,複 数文字で遷移する DFA [1], 1.5 文字~3 文字を同時に処理する 手法 (Variable Stride 法) [13] が提案されている.

1.3 本論文の貢献点

(1)低消費電力かつ安価なシステム

本論文では、2 段階マッチングに基づくウイルス検出ハードウェ アを FPGA と DDR2-SDRAM で実現する.提案手法は FPGA のリソースをほとんど使用しないので、安価な FPGA で実現可 能である.また、DDR2-SDRAM は SRAM や TCAM と比較 して安価である.また、大規模な FPGA や TCAM と比較して 低消費電力である.

(2) 100 万個以上の ClamAV のパターンを実現

筆者らの知る限りでは,100万個以上の ClamAV のパターンを 格納したハードウェア実装は本論文が初めてである.

本論文の構成は以下の通り.第2章では2段階マッチングに 基づくウイルス検出を説明し,第3章ではインデックス生成回 路を用いたパターンの一部の実現法について述べ,第4章では ウイルス検出エンジンを実装した結果を述べ,第5章で本論文 のまとめを行う.

2. 2段階マッチングに基づくウイルス検出

2.1 ウイルス検出問題

検出対象の実行プログラムやデータをテキストという. テキ スト内に埋込まれたマルウェアを検出することをウイルス検出 という. マルウェアは特定のバイトコードで記述されており,パ ターンと呼ぶ. ウイルス検出問題は,可変長のテキストの中か ら特定のパターンを探し出す文字列照合問題 (パターンマッチ ング問題) に帰着できる.

2.2 ClamAV のウイルスパターン

2010年12月時点で、ClamAV (バージョン 0.96.5) [4] のパ ターンは 1,290,808 個である. 表 1 にパターンの種類, 個数, 及 び検出手法を示す. MD5 Checksum に関しては、マルウェ アの MD5 値 (128 ビット) をパターンとし, テキストの MD5 値と厳密マッチングを行う、ブラックリストと一致すれば、マ ルウェアとみなす.正常なファイルが他のパターン検出法でマ ルウェアと誤検出される場合があるため、ホワイトリストも記 憶しておく. Basic Pattern に関しては,正規表現で記述さ れたパターンを検出する正規表現マッチングを行う. Google Safe Browsing Database に関しては, Google が提供して いる Safe Browsing API [5] を用いて送信先・送信元アドレス から MD5 値を生成し、 既知の危険な URL の MD5 値と厳密 マッチングを行う. Basic Pattern の組合せに関しては, Basic Pattern で検出したパターンの論理演算を行い、真ならばマル ウェアとみなす. 論理演算は論理和, 論理積, 否定などが指定 できる. 圧縮ファイル解析に関しては, 圧縮ファイルのサイズ, ヘッダ解析等を行う.しかし、ClamAV は今後この解析をサポー トしないことを宣言しているため、本論文では圧縮ファイル解 析を行わない

図 2 にウイルス検出システムを示す. Safe Browsing API の 処理は送信先・送信元アドレスのみに対して行われるため,軽 い処理である.また, Basic Pattern の組合せも軽い処理であ る.従って,これらの処理はソフトウェアで行う.一方, MD5 を計算するハードウェアは市販の IP コア [3] を用いる.本論文 では, MD5 checksum, Basic Pattern, 及び Google Browsing Database のパターンを検出するウイルス検出エンジンのみ実



図 2 ウイルス検出システム.

<u>パターン</u> 65 3D {2-4} 72 65 63 {3} 78 65 サブパターン 65 3D

① ③ <u>ロケーション</u> 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 <u>テキスト</u> FF 65 3D 32 65 3D FF 21 72 65 63 E3 2E 65 78 65



図 3 2段階マッチングの例.

現する.正規表現マッチングは厳密マッチングの一般形である ため,正規表現マッチングの実現を考える.

2.3 ClamAV のパターンの正規表現

パターンは文字と特殊な文字であるメタ文字から成る正規表 現で記述される.1文字(8ビット)は2桁の16進数で表現さ れる.メタ文字を含まない^(注1)パターンの一部の文字列をサプ パターンといい,サブパターンの一部をフラグメント,パターン 中の文字の個数をパターンの長さ,サブパターンの出現位置を ロケーション,そして,サブパターン間のロケーションの差の絶 対値を距離と定義する.本論文ではパターン数を*k*で表す.表 2に ClamAV の正規表現のメタ文字を示す.

[例 2.1] 表 3 に ClamAV のパターンの例を示す. W32.Gop では、"736D74702E79656168"と"2D20474554204F49"がサ ブパターンである.

表 2 ClamAV の正規表現のメタ文字

表記	意味	例
??	任意の1文字(バイト)	
*	0 文字以上の任意の文字	$AA*BB={AABB,AA??BB,AA???BB,\cdots}$
(AA BB)	文字の集合	$(AA BB) = \{AA, BB\}$
$\{n-m\}$	n 文字以上 m 文字以下	$AA{1-2}BB={AA??BB,AA???BB}$

表 3 パターンの例

ウイルス名	パターン
Trojan.DelY-3	64656C74726565 { -1 } 2F(59 79)20633A5C2A2E2A
Trojan.MkDir.B	406D64202572616E646F6D25????676F746F2048
W32.Gop	736D74702E79656168*2D20474554204F49
Worm.Bagle-67	6840484048688D5B0090EB01EbEB0A5BA9ED46

2.4 2段階マッチングを用いたウイルス検出エンジン ClamAVのパターンは、サブパターンと距離を表すメタ文字 で構成される.本論文では、2段階マッチングを用いてパター ンの検出を行う.第一段階で厳密マッチングを行ってパターン の一部であるフラグメントを検出する.フラグメントはメタ文 字を持たないため、単純なハードウェアで実現できる.フラグ メントが検出された場合、パターンが存在する可能性があるの で、第二段階で正規表現マッチングを行って、パターンを厳密に チェックする.正規表現マッチングは複雑であるため、正規表現 ライブラリ(ソフトウェア)で実現する.

第二段階でのマッチングは第一段階でフラグメントが検出された場合にのみ行う.つまり,第一段階は第二段階の検索箇所

(注1): ただし、メタ文字 "??" は許容する.



図 4 2段階マッチングを用いたウイルス検出エンジン.

Ī	長 4	インデックス生成関数の例						
	x_1	x_2	x_3	x_4	x_5	x_6	f	
	$ \begin{array}{c} 0 \\ 0 \\ 0 \\ 0 \\ 1 \\ 0 \end{array} $	$ \begin{array}{c} 0 \\ 1 \\ 0 \\ 0 \\ 0 \\ 1 \\ 1 \end{array} $	$ \begin{array}{c} 0 \\ 0 \\ 1 \\ 1 \\ 0 \\ 1 \\ 1 \\ 0 \\ 1 \\ 1 \\ 0 \\ 1 \\ $	$ \begin{array}{c} 0 \\ 0 \\ 0 \\ 1 \\ 0 \\ 0 \\ 1 \end{array} $	$ \begin{array}{c} 1 \\ 1 \\ 1 \\ 1 \\ 0 \\ 1 \\ 1 \end{array} $	$ \begin{array}{c} 0 \\ 0 \\ 0 \\ 0 \\ 1 \\ 1 \end{array} $	$\begin{smallmatrix}1\\2\\3\\4\\5\\6\\7\end{smallmatrix}$	

をフィルタリングしているといえる.第二段階で行う正規表現 マッチングは、複雑な処理を行うため低速であるが、フィルタリ ングが十分であると仮定すれば検索対象を削減できるため、第 二段階での処理の遅さを隠蔽できる.この仮定が成立するなら ば、システムの処理速度は第一段階の処理速度に依存する.本 論文では、第二段階の処理がボトルネックにならないように第 一段階のフィルタを設計する.

[例 2.2] 図 3 に 2 段階マッチングの例を示す. ロケーショ ン 3 でサブパターンを検出する (図 3(1)). 正規表現マッチン グを行う (図 3(2)). ロケーション 6 でサブパターンを検出す る (図 3(3)). 正規表現マッチングを行い, パターンを検出す る (図 3(4)).

図 4 に 2 段階マッチングを用いたウイルス検出エンジンを示 す. フラグメント検出は CAM を模擬する 4IGU エミュレー タ (第 3 章で述べる) で行い, パターンの検出は正規表現ライプ ラリ (Perl Compatible Regular Expression: PCRE) [14] を用 いた組込みプロセッサ (MPU) で行う. フラグメントが検出さ れた場合, IRQ 信号とフラグメントのロケーションが MPU に 送られる. MPU の処理中に別のフラグメントが検出される場合 が考えられるので, IRQ 信号とロケーションを保持する FIFO を用意する. また, テキストを保持するテキストバッファメモ リも用意する.

4IGU エミュレータを用いたフラグメントの 検出

3.1 インデックス生成関数

[定義 3.1] k 個の異なる登録ベクトルに対して 1 から k までの固有のインデックスを対応させた表を、インデックス表という[19].

[定義 3.2] $B = \{0,1\}$ とする. 関数 $f(\vec{X}) : B^n \rightarrow \{0,1,\ldots,k\}$ において k 個の異なる登録ベクトル $\vec{a}_i \in B^n$ $(i = 1, 2, \ldots, k)$ に対して, $f(\vec{a}_i) = i$ $(i = 1, 2, \ldots, k)$ が成立 b, それ以外の $(2^n - k)$ 個の入力ベクトルに対しては, f = 0が成立するとき, $f(\vec{X})$ を重み k のインデックス生成関数とい う. インデックス生成関数は, k 個の異なる 2 値ベクトルに対し て, 1 から k までのアドレス (インデックス)を生成する. [例 3.3] 図 4 にインデックス生成関数の例を示す.

登録ベクトルは長さ m のフラグメントに対応する. インデッ クス表は CAM [8] で直接実現できるが, CAM は消費電力が大 きく高価である. また, FPGA 上に CAM 機能を実現するには 大量の論理素子が必要であり, 消費電力も高い. 本論文ではメ モリを用いてインデックス生成関数を実現する.

3.2 有限入力メモリ機械

厳密マッチングは図 5 に示す有限入力メモリ機械 (FIMM: Finite Input Memory Machine) で実現できる [10]. 長さ *m* の登録ベクトルを *k* 個格納する FIMM を実現する回路を図 5 に示す.メモリは各状態に対する出力関数を実現する. FIMM は連接閉包 "*" を受理できないため受理能力が制限されている が,単純な回路で実現できる.



図 6 見逃しがない s-FIMM.

3.3 *s*-FIMM

図 5 に示した FIMM は, 1 クロック毎にテキストを 1 文字 シフトしながらマッチングを行う. *s* 個の FIMM を用いるとス ループットを *s* 倍にできる. FIMM のメモリは FPGA の組込 みメモリでは容量不足であるので,外付けの大容量メモリが必 要である. *s* 個の FIMM に対して *s* 個の外付けメモリが必要 となるが, FPGA の高速メモリ用ピン数には制限があるため, *s* を増加させるのは困難である.本論文では,メモリ量を増加さ せてスループットを向上する.

[定義 3.3] 1 クロック毎に *s* 文字シフトする FIMM を *s*-FIMM という. *s*-FIMM には, フラグメントの一部である サブフラグメントを格納する.

s-FIMM はs文字シフトしたフラグメントを並列に処理する ため、1-FIMM と比較してスループットをs倍向上できる. こ のとき、元のフラグメントとフラグメントを 1 文字からs - 1文字までシフトしたs通りの出現が考えられるため、1-FIMM に格納するフラグメントのみでは見逃しが発生してしまう. 見 逃しを回避するために 1 文字からs - 1文字までフラグメント をシフトし、それぞれからm文字のサブフラグメントを抽出し s-FIMM のメモリに格納する.

[例 3.4] パターンを "VIRUSSCANNING" とする. 図 6 に 4-FIMM の例を示す. フラグメントの出現は 4 通り考えられる. 4 つのサブフラグメント ("NNIN", "ANNI", "CANN", "SCAN") を格納することで, 見逃しがない 4-FIMM を実現できる. [例 3.5] 図 7 にサブフラグメント長 *m* を 4 とした場合の, 1-FIMM, 2-FIMM, 4-FIMM を示す. *s* を 2,4 と増やすと, 格 納サブフラグメント数が 2*k*, 4*k* と増えるが, スループットが 2 倍,4 倍と向上する.

3.4 サブフラグメント長 m の決定

例 3.5 に示すように, *s*-FIMM は長さ r の k 個のフラグメントに対して長さ m の ks 個のサブフラグメントを格納する. このとき, 関係

 $s = r + 1 - m \tag{1}$

が成立する. s-FIMM では, 1-FIMM と比較して格納サブフラ グメント数が s 倍に増加し, フラグメント長が s - 1 文字伸び る. つまり, s-FIMM はメモリ量を増やすことで最大 r+1-m倍スループットを向上できる ^(注2). ClamAV では, MD5 チェッ クサムパターン (16 文字, 128 ビット)が大部分を占めるため, r の最大値は 16 である. よって, s は m によって決まるため, 適 切な m を決めなければならない. m が大きい場合, サブフラグ メントのマッチ確率が減少し, MPU への IRQ 信号の発生は稀

⁽注2):実装結果より、メモリアクセスがボトルネックとなるため、*s*を増加させてもこの仮定は成立する.



図 7 s-FIMM の例 (m = 4 0 場合,).



図 8 サブフラグメント長 m と IRQ 信号発生間隔の関係 (r は一定).

有である.しかし,式(1)より s が小さくなるため,スループッ トも低下してしまう (図 8(1)). 一方, m が小さい場合, 式 (1) から s が大きくなり, スループットが向上する. しかし, サブブ ラグメントのマッチ確率が増加し、MPU への IRQ 信号が頻繁 に発生する (図 8(2)). IRQ 信号の発生間隔が MPU の処理時 間を超える場合、s-FIMM の処理を停止しなければならず、シ ステムのスループットが低下してしまう. 従って, MPU を停止 させないサブフラグメント長 m の最小値を求める問題を解か なければならない.

[問題 3.1] s-FIMM に格納するサブフラグメント長を m, 第二 段階の MPU の平均処理時間を T_{MPU}, m に対するサブフラグメ ントの平均検出確率を P(m), s-FIMM のサブフラグメント 1 個

当りの検出時間を T_{s-FIMM} とする.条件 $\frac{T_{s-FIMM}}{P(m)} \ll T_{MPU}$ を満たす最小の m を求めよ.

mは第5章で実験的に求める

3.5 インデックス生成回路 (IGU) サブフラグメント長を *m*, サブフラグメント数を *sk* とする. s-FIMMの出力関数を実現するために必要なメモリ量^(注3)は

$$M_{FIMM} = 2^{8m} \lceil \log_2(sk+1) \rceil \tag{2}$$

となり m が大きい場合, 実現できない. 本論文ではインデック ス生成回路を用いて s-FIMM の出力関数を実現する。

 $X_1 = (x_1, x_2, \dots, x_p)$ を $Y_1 = (y_1, y_2, \dots, y_p)$ に置き換えた 関数を $f(Y_1, X_2)$ とする. ただし, $y_i = x_i \oplus x_j, x_i \in \{X_1\}$, $x_j \in \{X_2\}, p \ge \lceil \log_2(sk+1) \rceil$ である. [例 3.6] 例 3.3 に示したインデックス生成関数の分解表を 表 5 に示す. 列ラベルは $X_1 = (x_1, x_2, x_3)$ を表し, 行ラ ベルは $X_2 = (x_4, x_5, x_6)$ を表す. 表の値は関数値を表す. $Y_1 = (x_1 \oplus x_6, x_2 \oplus x_5, x_3 \oplus x_4)$ と変数変換を行った場合の $\hat{f}(Y_1, X_2)$ の分解表を表 6 に示す. 列ラベルは Y_1 を示し、行ラ



図 10 IGU の例

ベルは X₂ を示す. f の分解表では非零要素を 2 つ以上持つ列 が3つであるのに対し, \hat{f} では非零要素を2つ以上持つ列が1つに減少している.

表 6 において,列 010 の要素 4 を別の回路で実現すれば,こ の要素は \hat{f} から削除できる. \hat{f} から要素 4 を削除した関数 \hat{f}_1 の分解表を表 7 に示す. \hat{f}_1 の各列には非零要素が高々1 つしか 存在しない. よって \hat{f}_1 は Y_1 のみを入力とした主メモリで実現 できる. 表 8 に \hat{f}_1 の主メモリを示す. 主メモリは 2^p の集合 をk+1の集合へ写す写像を表現できる.主メモリは f_1 の出 力値を与えるが、 X_2 の値を調べなければ \hat{f}_1 の値が正しい値か 否かわからない. そこで補助メモリを付加し,補助メモリに主 メモリに登録したベクトルに対応する X2 を登録する. そして 入力 X₂ と比較を行い, 主メモリの値の正誤判定を比較器で行 う. 図 9 にインデックス生成回路 (Index Generation Unit: IGU) を示す. EXOR 回路を用いたハッシュ回路を用いて入力 (X_1, X_2) からハッシュ入力 Y_1 を生成する. ハッシュ関数の設 計法は文献 [18] で述べられている.ここで, $|X_1| = |Y_1|$ である. Y_1 を用いて主メモリを参照し出力 qを得る. qを用いて補助メ モリを参照し出力 X'_2 を得る. X'_2 と入力 X_2 を比較し, 一致す れば q を出力する. 不一致の場合は,0 ベクトルを出力する. 実 際には、主メモリと補助メモリを $|Y_1|$ 入力 $q + |X_2'|$ 出力のメモ リ1個で実現する (図9の灰色の部分).

[例 3.7] 図 10 に IGU を用いたベクトル検出の例を示す.ま ず、ハッシュ回路で変数を選択する (図 10 (1)). 次に、主メモ

⁽注3):状態遷移を記憶するシフトレジスタのビット数は出力関数を記憶するメ モリのビット数よりも遥かに小さいので無視できる.よって本論文ではメモリ量 とは FIMM の出力関数を記憶するメモリのビット数を表すものとする.

表 9 4IGU に登録されるサブフラグメント数の推定値と実験値.

		推定值	直	実験値			
	p	格納数	残り	p	格納数	残り	
IGU_1	21	963,815	326,802	21	953,221	337,396	
IGU_2	21	302,611	24,191	21	311,943	$25,\!453$	
IGU_3	21	24,052	139	21	25,276	177	
IGU_4	15	139	0	11	177	0	







図 12 4IGU の主メモリを DDR2SDRAM へ格納.

リからインデックスを読み出し (図 10 (2)),補助メモリから対応する変数を読み出す (図 10 (3)).そして,比較器で入力と一致するか比較を行い (図 10 (4)),一致しているので,インデックスを出力する (図 10 (5)).

3.6 IGU で実現可能な登録ベクトルの割合

主メモリの入力数 p に対する登録ベクトルの格納率が知られている.

[定理 3.1] [16] 重み k のインデックス生成関数において, IGU の主メモリに格納される登録ベクトルの割合は $\delta \simeq \frac{1-e^{-\xi}}{\xi}$ である. ただし,主メモリの入力数を p とすると $k \leq 2^{p}$, $\xi = \frac{k}{2^{p}}$ であり、インデックス生成関数の分解表において、非零要素は一

様に分布しているものと仮定する.

[例 3.8] $\frac{k}{2p} = \frac{1}{1}$ とすると $\delta = 1 - e^{-1} \simeq 0.632$ である. この とき、主メモリは登録ベクトルの63.2%を格納できる. ただし、 登録ベクトルを一様に分布させるためにハッシュ回路が必要で ある.

主メモリの入力数を増やしてアドレス空間を十分に広くした 場合,登録ベクトルをほぼ全て格納可能であることが経験的に 知られている.

[推論 3.1] [17] 重み k のインデックス生成関数を実現するために必要な主メモリの入力数 p は高々 $p = 2\lceil log_2(k+1)\rceil - 1$ である.ただし、インデックス生成関数の分解表において、非零要素は一様に分布しているものとする.

3.7 インデックス生成回路を4台用いた実現[16]

定理 3.1 と推論 3.1 を用いると、入力数 p の主メモリに格納可 能な登録ベクトル数 k を推定可能である.4 個の IGU (4IGU) を用いて登録ベクトルを全て格納する手法が提案されている. [例 3.9] p を主メモリの入力数とし、k = 1,290,617 個のサプ フラグメントを 4IGU に格納し、推定値との比較を行った結果 を表 9 に示す.表 9 の推定値は、IGU_1、IGU_2、IGU_3 に関し ては定理 3.1 を、IGU_4 に関しては推論 3.1 から求めた.表 9 から、推定値は実験値とほぼ一致している.サプフラグメント 数 sk が与えられれば、全てのサブパターンを格納するのに必要 な主メモリの入力数 p を推定できる.



図 13 シフトレジスタ付きプログラマブル・ハッシュ回路.

3.8 4IGU エミュレータ

IGU を 4 個用いることで、フラグメントを全て格納できるが、 4個の外付けメモリが必要となる. FPGA に取り付けることが できるメモリの個数には制約があるため(注4),1つのメモリを繰 り返しアクセスすることで4個のIGUをエミュレーションする 4IGU エミュレータを提案する. 図 11 に 4IGU エミュレータ を示す. 4IGU エミュレータは DDR2-SDRAM の各バンクに 4 個の IGU のメモリ部を格納する (図 12). 図 13 に示すシフト レジスタ付きプログラマブル・ハッシュ回路は、各 IGU のハッ シュ回路を模擬する.シフトレジスタで選択変数を切り替える. また、選択変数を更新できる. 制御回路で 4IGU エミュレータ を制御する. データシートより, DDR2-SDRAM (266MHz 動 作, DDR2-533, CL=4, 16 ビット×8 バースト) は 4 バンクを 切り替えることで、4 クロック毎にプリチャージ付きデータ読 出しができる [11]. 従って, 16 クロック毎に 4 個の IGU を模擬 できる. s-FIMM は 8s ビットデータをシフトするので、スルー プットは以下の式となる.

$$\frac{0.266 \times 8s}{16} = 0.133s[\text{Gbps}] \tag{3}$$

ClamAV (version.0.96.5) では、大部分のウイルスパターンは MD5 checksum の 16 文字 (128 ビット) で構成されるため^(注5), $r \leq 16$ を考える.また、1-FIMM に基づく 2 段階マッチング 回路の実装結果から、サブフラグメント数が k = 500,000 程 度の場合、m = 4 を選べばよいことが知られている [12].本論 文では、100 万個以上格納するので m = 5, m = 6 を検討す る.式 (1) より、m = 4 のとき s の最大値は 13, m = 5 のと きs の最大値は 12, そして m = 6 のとき s の最大値は 11 であ る.フラグメント数 k = 1,290,617とし、m = 4,5,6 のときの s-FIMM のメモリ量を図 14 に、スループットを図 15 に示す. メモリ量は、16 ビット×4 バースト (64 ビット)を用いるので、 m = 4 (32 ビット)から m = 6 (48 ビット)まで変化させても s のみに依存する.スループットは式 (3) から求めた.

[例 3.10] フラグメント数 k = 1,290,617, s = 1のとき, 4IGUエミュレータの必要メモリ量を求める.メモリ量は,16 ビット×4 パースト (64 ビット)を用いるので,m = 4 (32 ビッ ト)から m = 6 (48 ビット)まで変化させてもsのみに依存する. 定理 3.1 より,主メモリの入力数は p = 21 である.4 個の IGU を格納するので $2^{21} \times 64$ (bits) = $\frac{2^{21} \times 64 \times 4}{8 \times 2^{20}} = 64$ (MBytes)となる.

4. 実験結果

4.1 適切なサブフラグメント長 m の決定

問題 3.1 から、4IGU エミュレータで検出するサブフラグメント長を m を実験的に求めた.サブフラグメントの平均マッチ確率 P(m)に関して、サブフラグメント長 m を検出する s-FIMM を模擬する 4IGU エミュレータのサイクルベース・シミュレータを C 言語で設計し、2,963 個の cygwin の実行ファイルのスキャンを行った結果を用いた.4IGU エミュレータは 266 MHz で動作する DDR2-SDRAM を用いて 16 クロックでサブフラグメントをチェックするので、 $T_{s-FIMM} = \frac{16}{2000}$ とした. T_{MPU} に関して、Xilinx 社の組込み MPU である MicroBlaze [22] を

⁽注4): FPGA の高速メモリインタフェースのピン配置と本数には制約がある. ピン数の多い FPGA は高価である.

⁽注5): Basic pattern では 16 文字を超えるので 16 文字のフラグメントを取 り出す. 検出確率を下げるため, なるべく他のフラグメントと重複しないように する.

表 10 他の手法との比較

	#Pattern	#Char	#LC	Mem [Bytes]	Th [Gbps]	#LC/ #Char	Mem/ #Char	Off-Chip Devices
USC RegExpController (2006) [2]	1,316	16,715	41,787	768819.2	1.40	2.4999	45.9957	SDRAM
Cuckoo Hashing (2007) [21]	4,748	68,266	2,982	142848.0	2.20	0.0436	2.0925	Unknown
PERG-Rx (2009) [6]	$85,\!625$	8,645,488	$42,\!809$	387072.0	1.30	0.0049	0.0447	SSRAM
Proposed Method	$1,\!290,\!617$	$42,\!461,\!299$	$13,\!857$	39116.8	3.19	0.0003	0.0009	DDR2-SDRAM \times 3



図 14 s-FIMM のメモリ量. 図 15 s-FIMM のスループット.



図 16 IRQ 信号の平均発生間隔と MPU の処理時間.

120 MHz で動作させて処理速度の最大値と平均値を用いた. な お、ClamAV のパターンから PCRE ライブラリを用いて MicroBlazeの実行コードに変換し、DDR2-SDRAM (266MHz) に 格納している. 図 16 に s-FIMM とサブフラグメント長 m に対 する IRQ の平均発生間隔 $rac{T_{s-FIMM}}{P(m)}$ と MPU の処理時間 T_{MPU} の最大値と平均値を示す.図16より、m=5の場合、MPUの平 均処理時間は IRQ の平均発生間隔よりも短いため, MPU は停 止しないと考えられる. このとき, s の最大値は 12 である. 従っ て図 14 より必要なメモリ量は 128MBytes, 図 15 よりスルー プットは 1.596 Gbps となる.

4.2 実装結果

提案ウイルス検出エンジンを Inrevium 社 PCI Express 評価 ボード (FPGA: Xilinx 社 Virtex5 VLX50T-GB-R) に実装し た. 評価ボードは 266 MHz で動作する 512 MBytes の DDR2-SDRAM を 2 個, 512 MBytes の SO-DIMM モジュールを備え ているので、2 個の DDR2-SDRAM を 4IGU エミュレータに、 残り1個の DDR2-SDRAM を MicroBlaze に用いた. 合成ツ-ルは Xilinx 社 ISE Design Suite 11.1 を用いた. 実装結果より, 4IGU エミュレータは 6,279 個の LC と 1 個の BRAM を消費し, 最大動作周波数は 312.9 MHz; MicroBlaze は 1,263 個の LC を 消費し,最大動作周波数は 131.2 MHz; 3 個の DDR2-SDRAM コントローラは、合計で 6,324 個の LC と 9 個の BRAM を使 用し、最大動作周波数は 266.0 MHz; そして、テキストバッファ メモリ用に 10 個の BRAM を消費した. 従って, 提案ウイル ス検出エンジンは 13,857 個の LC と 20 個の BRAM を消費し た. 提案エンジンは 4IGU エミュレータの DDR2-SDRAM コ ントローラの処理がボトルネックとなるので、最大動作周波数 は 266.0 MHz である. 実装では 2 個の DDR2-SDRAM を用 いて 4IGU エミュレータのスループットを 2 倍にした. よって, 提案エンジンのスループットは 3.192 Gbps である.

提案エンジンと他の手法との比較を表 10 に示す.表 10 より、 提案エンジンはスループットを 1.45 倍, LC 利用率で 16.3 倍, そして組込みメモリ利用率で49.6倍改善できた.

5. まとめとコメント

本論文では、2段階マッチングに基づくウイルス検出エンジ ンを提案した. 第一段階では、4 個の IGU を模擬する 4IGU エミュレータを用いてパターンの一部を検出する. 第二段階 では,第一段階で検出されたパターンの一部がパターンと完全 に一致するか FPGA の組込みプロセッサを用いて検出する. ClamAV のパターン 1,290,808 個を Xilinx 社の FPGA と 3 個 の DDR2-SDRAM を用いて実装し, 他の手法と比較を行った 結果, スループットで 1.45 倍, LC 利用率で 16.3 倍, 組込みメ モリ利用率で 49.6 倍優れていた

実装システムは、大量のサブパターンが頻繁にマッチするよ うに意図したテキストを投げる攻撃(パフォーマンス攻撃)に 弱い. Kumar らは二段階マッチングのパフォーマンス攻撃に耐 性を持たせる手法を提案している[9].第一段階部と第二段階部 の間にカウンタをとりつけ、閾値を超えればパフォーマンス攻 撃とみなす. Kumar の手法は我々の手法に容易に適用できる.

辞 謝 6.

本研究は、一部、日本学術振興会・科学研究費補助金、および、 文部科学省・知的クラスター創成事業 (第二期)の補助金による. 文 献

- [1] M. Alicherry, M. Muthuprasanna, and V. Kumar, "High speed pattern matching for network IDS/IPS," ICNP'06, 2006, pp.187-196.
 Z. K. Baker, H. Jung, and V. K. Prasanna, "Regular expression
- [2]software deceleration for intrusion detection systems," FPL'06, 2006, pp. 28-30. CAST inc., "MD5 IP Core," http://www.cast-inc.com/ip-
- [3] cores/encryption/md5/
- ClamAV, http://www.clamav.net/ Google, "Google Safe Browsing API,"
- http://code.google.com/intl/ja/apis/safebrowsing/ J. T. L. Ho and G. G. F. Lemieux, "PERG-Rx: A hard-
- [6] ware pattern-matching engine supporting limited regular expressions," FPGA 2009.
- Kaspersky, http://www.kaspersky.com/
- [8] T. Kohonen, Content-Addressable Memories, Springer Series in Information Sciences, Vol. 1, Springer Berlin Heidelberg,
- 1987. S. Kumar, B. Chandrasekaran, J. Turner, and G. Varghese, [9] "Curing regular expressions matching algorithms from insom-nia, amnesia, and acalculia," 3rd ANCS'07, 2007, pp. 155-164. Z. Kohavi, Switching and Finite Automata Theory, McGraw-
- [10]Hill Inc., 1979.
- [11]
- Hu 100., 1919. Data Sheet: DDR2-SDRAM, http://www.micron.com/ H. Nakahara, T. Sasao, M. Matsuura, Y. Kawamura, "The par-12 allel sieve method for a virus scanning engine," $DSD'09,\ 2009,$ pp.809-816.
- H. Nan, S. Haoyu, T. V. Lakshman, "Variable-stride multi-[13] pattern matching for scalable deep packet inspection," INFO-*COM'09*, 2009, pp.415-423.
- [14]
- PCRE: http://www.pcre.org/ H. C. Roan, W. J. Hawang, and C. T. Dan Lo., "Shift-or cir-[15] cuit for efficient network intrusion detection pattern matching," FPL'06, 2006, pp.785-790. T. Sasao, M. Matsuura and H. Nakahara, "A realization of
- [16]index generation functions using modules of uniform sizes," *IWLS'10*, June 18-20, 2010, pp.201-208.
- T. Sasao, "On the number of variables to represent sparse logic functions," *ICCAD'08*, Nov.10-13, 2008, pp. 45-51. T. Sasao and M. Matsuura, "An implementation of an address [17]
- [18] generator using hash memories," DSD'07, Aug. 27 - 31, 2007, pp.69-76. T. Sasao,
- [19] "Design methods for multiple-valued input address generators," ISMVL'06(invited paper), May 17-20, 2006, pp.102-109. L. Tan, and T. Sherwood, "A high throughput string matching
- [20]architecture for intrusion detection and prevention," ISCA'05, 2005, pp.112-122. T. N. Thinh, S. Kittitornkun, and S. Tomiyama, "Apply-
- [21]ing cuckoo hashing for FPGA-based pattern matching in NIDS/NIPS," *ICFPT'07*, 2007, pp.121-128. Xilinx inc, "MicroBlaze", http://www.xilinx.com/ F. Yu, R. H. Katz, and T. V. Lakshman, "Gigabit rate packet
- [22]
- [23] pattern matching using TCAM," ICNP'04, 2004, pp.174-183.