多文字遷移を行うNFA に基づく正規表現マッチング回路について

中原 啓b[†] 笹尾 b[†] 松浦 宗b[†]

↑九州工業大学 情報工学部 〒 820-8502 福岡県飯塚市大字川津 680-4

あらまし 本論文では、NFA (Non-deterministic finite automaton) に基づく正規表現回路の実現法について述べる. 正規表現の長さと個数から、NFA の面積複雑度と時間複雑度を求め、NFA に基づく回路が DFA に基づく回路よりも 優れていることを示す.提案手法は以下の手順で正規表現回路を生成する.まず、与えられた正規表現を NFA に変換 する.次に、NFA の状態数を削減するために、p文字遷移する MNFA(p) (Modular NFA with p-character-consuming transition) に変換する.最後に、p文字を検出する FIMM と、MNFA(p) の状態を模擬するマッチングエレメント (ME) を生成する.オープンソースの侵入検知ソフトウェアである SNORT の正規表現の一部を Xilinx 社 FPGA に実装し、 効率よく実現する MNFA(p) を実験的に求めた.面積当りの性能で比較した結果、提案手法は DFA に基づく手法より も 6.2-18.6 倍優れており、通常の NFA に基づく手法よりも 1.8 倍優れていることがわかった.提案手法では FPGA の リソース (LUT と組込みメモリ) の使用効率が良いため、安価な FPGA で高性能なシステムが実現可能である.

A Regular Expression Matching Circuit Based on an NFA with Multi-Character Consuming

Hiroki NAKAHARA[†], Tsutomu SASAO[†], and Munehiro MATSUURA[†]

† Department of Computer Science and Electronics, Kyushu Institute of Technology 680–4, Kawazu, Iizuka, Fukuoka, 820–8502 Japan

Abstract This paper shows an implementation of a regular expression circuit based on an NFA (Non-deterministic finite automaton). Also, it shows that the NFA based one is superior to the DFA (Deterministic finite automaton) based one, with respect to the area complexity and the time complexity. A regular expression matching circuit is produced as follows: First, the given regular expressions are converted into a non-deterministic finite automaton (NFA). Then, to reduce the number of states, the NFA is converted to a modular non-deterministic finite automaton (MNFA(p)) with p-character-consuming transition. Finally, a finite-input memory machine (FIMM) to detect p-characters is generated, and the matching elements (MEs) realizing the states for the MNFA(p) are generated. We designed MNFA(p) for different p on Xilinx FPGA. As for the performance per area, our method is 6.2-18.6 times better than the DFA-based methods, and is 1.8 times better than the NFA-based method. Then, we derive an optimal value p that efficiently uses both LUTs and embedded memories of the FPGA.

1. はじめに

1.1 侵入検知システム

侵入検知システム (IDS: Intrusion Detection System) とは、ネットワークを監視し、不正アクセスを検知して管理者 に通報するシステムである. IDS はネットワーク型とホスト型 に大別される.ネットワーク型 IDS は通常のふるまいとの比較 を行うことで不正アクセスを検知する.一方、ホスト型 IDS は 既知の不正アクセスパターンを記録しておき、ネットワークに 流れるデータとのパターンマッチングを行うことで不正アクセ スを検知する. ネットワーク型 IDS は未知の不正アクセスを 検知できるが、データの統計処理を行うため、処理が重い. 一 方、ホスト型 IDS は既知の不正アクセスのみしか検知できない が、ネットワーク型 IDS と比較して検知処理が軽い. 現在は、 パターンマッチングを行うホスト型 IDS が普及している. 近年 は、ファイアウォールと IDS を組み合わせ、不正アクセスを遮 断する IPS (Intrusion Prevention System) も実用化され ている.

ホスト型 IDS では、既知の不正アクセスパターンを正規表現 で記述していることが多い. IDS の処理のボトルネックは、ネッ トワーク上のデータと合致する不正アクセスパターンを検出す る正規表現マッチングである.オープンソースの IDS として, サーバに用いられる SNORT [13] や個人のプラウザ (FireFox) にインストールする Firekeeper [7] が有名である.どちらも,正 規表現マッチングに基づくホスト型 IDS である.

1.2 関連研究

入力文字列に対する正規表現マッチングは、 与えられた正規表 現と等価な有限オートマトンを用いた入力文字列の受理を調べ ることと等価である.入力に対し,遷移状態が一意に決まらない オートマトンを非決定性オートマトン (NFA) といい, 遷移状 態が一意に決まるオートマトンを決定性オートマトン (DFA) という. DFA を用いた手法は, Aho-Corasick アルゴリズム [1] に基づく手法が一般的である. Aho-Corasick オートマトンを ビット分割し、コンパクトに実現する手法 [15], Aho-Corasick オートマトンと MPU を組合わせ、正規表現マッチングを行う手 法 [3] が提案されている. Brodie [5] らは、パイプライン化 DFA を用いて正規表現回路を実現した.一方, NFA を用いた手法と して、NFA を PC のシフト演算と AND 演算で模擬するアル ゴリズム^[2]を並列ハードウェア常に実現する Prasanna の手 法 [12] が知られている. Prasanna の手法の様々な改良法とし て,正規表現の共通部を制約を考慮しながら併合する手法 [9] や 正規表現の繰返しを Xilinx 社 FPGA の素子 (SRL16) にマッ ピングする手法 [4] が提案されている.

1.3 本論文の貢献点

本論文の貢献点は2点である.

a) ハードウェア実現した場合の NFA と DFA の比較

文献 [17] で, Random Access Machine (RAM) モデル (ソフ トウェア) での NFA と DFA との複雑度の比較が行われている. しかしながら,並列ハードウェア上の複雑度の比較は行われて いない.本論文では, NFA ハードウェアと DFA ハードウェア の計算複雑度と面積複雑度を正規表現の長さ*s* に関して求め, 比較を行う.

b) 多文字遷移を行う NFA に基づく正規表現マッチング 回路

既存のNFA ハードウェアは、1 文字遷移を行う Baeza-Yates らのNFA に基づくため、AND やシフタで実現できる.FPGA で実現する場合、AND やシフタは Look-Up テーブル (LUT) で実現できる.しかし、現在のFPGA は大容量の組込みメモリ の両方を持つため、従来のLUT のみを用いる手法では、FPGA のリソース利用効率が悪い.本論文では、多文字遷移を行う NFA に基づく正規表現マッチング回路を提案する.提案手法 は、LUT と組み込みメモリを利用するため、FPGA のリソース 利用効率が良い.

本論文の残りは以下の様に構成される.第2章ではNFAに 基づく正規表現マッチング回路について述べ,第3章ではNFA とDFAのハードウェア実現の比較を行い,第4章では正規表 現マッチング回路の簡単化について述べ,第5章では実験結果 を示し,第6章で本論文のまとめを行う.

2. NFA に基づく正規表現マッチング回路

2.1 正規表現

正規表現は文字と文字の集合を表すメタ文字から成る.提案

手法は以下のメタ文字を扱う: '*'(0文字以上の繰返し); '?'(0 回又は1回の繰返し); '.'(任意の一文字); '+'(1回以上の繰返 し); '()'(優先度の変更); '文字列 | 文字列'(文字列の OR).

2.2 NFA と DFA

DFA に入力文字に関係なく遷移する ε 遷移を付加することで NFA を得る. Yu らが行った Random Access Machine (RAM) モデルに対する解析 [17] では、多くの場合、DFA では一意に遷 移先が決まるので高速に評価できるが、正規表現を表現した場 合、巨大なメモリが必要である. 一方、NFA では RAM モデル に基づくため、 ε 遷移を逐次模擬する必要があり、低速となるが、 正規表現をコンパクトに表現できる.

2.3 Baeza-Yates らの NFA に基づく正規表現マッチン グ回路

図 1 に正規表現から NFA に変換する手法を示す.図 1 にお いて ε は ε 遷移を表し, 灰色の状態は受理状態を表す.図 2 に 正規表現 "abc(ab)*a"を NFA に変換した結果を示す.また, 入力文字列 'abca' に対する NFA の状態遷移を示す.図 2 にお いて,ベクトルの要素は NFA の各状態に対応し,遷移している 状態を'1'で表す.図 3 に図 2 に示した NFA を模擬する回路を 示す.NFA を模擬するため,メモリを用いて 1 文字を検出し, マッチング・エレメント (ME) に検出信号を送る.ME は状 態遷移を模擬し,マッチ信号を出力する.ME 中の FF は,図 2 のベクトルの各要素を保持する.*i* は前状態からの遷移信号; *o* は次状態への遷移信号; *c* はメモリからの文字検出信号入力; *ei*, *eo* は ε 遷移の入出力信号を表す.



図 1 正規表現から NFA への変換.

NFA と DFA を模擬する並列ハードウェア の比較

ここでは NFA と DFA を模擬する並列ハードウェアの比較 を行う. 正規表現中の文字数を正規表現長と呼び, *s* で表す.本 章では, NFA と DFA を模擬するハードウェアの面積複雑度と 計算時間複雑度を *m* 個の長さ *s* の正規表現に対して求め,比較 を行う.

[例 3.1] 図 2 に示した, 正規表現 "abc(ab)*a" を表す NFA では *s* = 6 である.正規表現長は NFA の状態数と必ずしも一 致しない.



図 2 NFA と状態遷移の例.



図 3 NFA を模擬する回路 [12].

3.1 NFA に基づく正規表現マッチング回路の複雑度解析

図 3 より, NFA を模擬する回路は OR ゲートと AND ゲート, 及びフリップフロップで構成される ME と 1 文字を検出す るメモリで構成可能である. ME は 3 入力 LUT1 個とフリップ フロップ 1 個で構成できる. 現在の多くの FPGA では 4 入力 LUT とフリップフロップがペアで配置されており, ME はこの 素子を用いて構成できる. 従って, m 個の長さ s の正規表現に 関する ME の面積複雑度は, 必要 LUT 数より O(ms) である. 一方, 1 文字を検出するメモリは m × 2⁸ × s ビットあれば十分 であるから, メモリ量に関する面積複雑度も O(ms) である.

図 3 に示した回路は, NFA の *s* 個の状態と *s* 個の *ε* 遷移を 1 クロックで並列に模擬する. また, *m* 個の正規表現は図 3 に示 した回路を *m* 並列で模擬できる. 従って, NFA に基づく並列 正規表現マッチング回路の時間複雑度は *O*(1) である.

オープンソースの侵入検知システム SNORT [13] から幾つか の正規表現を抽出し、図 3 に示した回路を合成した.そして、必 要 LUT 数とメモリ量を求めた.図 4 に正規表現長 s と LUT 数の関係を、図 5 に正規表現長 s とメモリ量の関係を示す.図 に示すように、LUT 数、メモリ量共に正規表現長 s に対して線 形に増加している.

3.2 DFA との比較

DFA は DFA の状態を保持するレジスタと遷移先を保持する メモリ,及びそれらを制御する簡単なシーケンサで構成できる. 本論文でも,図6に示したシーケンサをDFAを実現するハード ウェアとする.DFAを実現するシーケンサは,1クロックで次 の状態が確定するので,時間複雑度はO(1)である.また,図6 に示したシーケンサの面積の大部分は遷移先を保持するメモリ



図 4 正規表現長と LUT 数の関係.



図 5 正規表現長とメモリ量の関係.



であり, FPGA でこのシーケンサを構成する場合, メモリを除く部分の面積はほぼ一定であるとみなせる. 従って, LUT に関する面積複雑度は *O*(1) である.

Yu[17] らは DFA のメモリ量に関する解析を行い, m 個の長 さsの正規表現を実現する DFA のメモリ量は $O(\sum^{sm})$ となる ことを示した. ここで \sum は正規表現で使用する異なる文字数を 表し, 一般的な正規表現では $\sum = 2^8 = 256$ である. Tan らは DFA シーケンサのメモリ量を削減するビット分割 DFA シーケ ンサを示した [15]. また, Sherwood らはビット分割 DFA シー ケンサの状態数が分割前の DFA の状態数を超えないことを証 明した [6]. ビット分割を行えばメモリ量を削減できることは保 証されているが, 複雑度の $O(\sum^{sm})$ は変わらない. 今後, 正規 表現で記述された IDS のルール数は増加することが予想される ため, DFA を用いる方法ではメモリ量が指数関数的に増加する 点が問題となる. 表 1 に NFA と DFA を実現する並列ハード

表 1 NFA と DFA を実現する並列ハードウェアの複雑度の比較

		ビット分割 DFA	Prasanna-NFA		
面積複雑度	LUT 数	O(1)	O(ms)		
	メモリ量	$O(\sum^{ms})$	O(ms)		
時間複雑度		O(1)	O(1)		



図 7 図 2 に示した NFA と等価な MNFA(3).



図 8 FIMM.

ウェアの複雑度の比較を示す.

4. 正規表現マッチング回路の簡単化

4.1 多文字遷移を行う NFA [10]

NFA を並列に実現する回路では、必要 LUT 数は状態数に 比例する. p文字を扱う NFA (MNFA(p): NFA with pcharacter-consuming transition modular NFA)を用い ると NFA の状態数を削減できる. 本論文では、1 文字を扱 う NFA (MNFA(1))を単に NFA と表記する. p文字を扱う MNFA(p)に変換するには、1 文字だけを扱う NFA の連続する 状態間の遷移文字を連結する. ただし、 ε 遷移を保持するため、 連結する文字間の状態には ε 遷移が存在しない、という制約を 設ける. 図 7 に図 2 に示した NFA と等価な MNFA(3)を示す.

4.2 多文字遷移を行う NFA に基づく正規表現マッチング回路

p文字を扱う MNFA(p) では、遷移文字列が入力されたとき に、状態遷移が起こる. 図 7 では、遷移文字列は {abc,ab,a} で ある. 遷移文字列の長さは有限であるため、有限長の文字列を 検出する有限入力メモリ機械 (FIMM) [8] を用いる. 図 8 に {abc,ab,a} を検出する FIMM を示す. 図 9 に多文字遷移を行 う回路を示す. 図 9 では、FIMM で 'abc' を検出すると検出信 号が送られる. FIMM で処理中に、前の状態からの遷移信号を 保持するため、シフトレジスタを挿入する. Xilinx 社 FPGA は 4 入力 LUT のモードを SRL16 に切り替えることで 16 ビット までのシフトレジスタを構成できる [16]. 図 10 に Xilinx 社の FPGA の LUT のモードを示す. FIMM が検出する文字列の最 大長を pとすると、FIMM のメモリを直接実現する場合、 $p2^{8p}$



'abc' detection signal from the FIMM





図 10 Xilinx 社 FPGA の LUT のモード.



図 11 FIMM の分割.

ビットのメモリが必要である.図 11の実現では p = 3 なので, 必要メモリ量は 48 メガビットとなり,現実的ではない.よって, FIMM のメモリを複数のメモリとビットワイズ AND で実現す る [11].実装では FPGA の組込みメモリのビット長に適合させ るため, p 個のメモリで FIMM を実現する.

[例 4.2] 図 12 に図 9 に示した MNFA(3) を模擬する回路を 示す. 多文字遷移を実現するため、シフトレジスタを ME 内に 挿入する. FIMM で多文字の遷移文字列を受理すると、ME に 検出信号が送られ多文字遷移を実行する.

4.3 FIMM のメモリの分割

図 11 では *s* 出力の FIMM のメモリを 1 文字 (8 ビット) 毎 に分割したが、さらに分割することができる.1 文字は 8 ビッ トなので、4 通りの分割 (図 13) が考えられる.8 入力 *s* 出力の



図 12 MNFA(3) を模擬する回路.



図 13 FIMM のメモリの分割.



FIMM のメモリを q 分割した場合, 総メモリ量 $M_{FIMM}(q)$ は

$$M_{FIMM}(q) = q \times 2^{\frac{Q}{q}} \times s \tag{1}$$

となる. 一方で, 分割を行うとビットワイズ AND 回路が必要 であり, 分割数 q を増やすとビットワイズ AND 回路が複雑に なる. つまり, q を増加すると総メモリ量は削減できるが, ビッ トワイズ AND 回路が複雑化し遅延時間が増大する. メモリ量 と遅延時間のトレード・オフを調べるため, Xilinx 社の FPGA に図 13 に示した回路を実装し, メモリ量と遅延時間を求め た. ただし, s = 256 としている. 図 14 にメモリ量と遅延時間 を示す. 分割数 q を増やすとメモリ量 M(q) は減る. ただし, $M_{FIMM}(4) = M_{FIMM}(8)$ である. 一方, 遅延時間は q = 2 の ときと q = 4 のとき, 同じである. これは Xilinx 社 FPGA が 4 入力 1 出力 LUT で構成されているからである. q = 2 のとき, sビットのビットワイズ AND は s 個の 2 入力 AND で構成される. ど ちらも 4 入力 1 出力 LUT*s* 個で構成されるため, 遅延時間は等 しい.図 14 より, q = 4のとき, メモリ量と遅延時間がバラン スするが Xilinx 社の FPGA の構成を考えると q = 2のほうが よい. なぜならば, Xilinx 社 FPGA の組込みメモリ (BRAM) は 1 個の容量が 18 Kbit と決まっており, ポート数も 2 個まで しか構成できないため, q = 4の場合は, BRAM を十分に使い きれないからである.一方, q = 2の場合は, BRAM を二分割 しデュアルポートを利用すれば, 見かけ上 2 個のメモリを構成 できる.従って, 実装では q = 2とし, FIMM のメモリを 2 分 割した.

5. 実験結果

5.1 最適な *p* の決定

MNFA(p) に基づく正規表現マッチング回路において、FIMM のメモリの分割数をqとし、正規表現の長さをs、状態数をs(p)とすると、必要なメモリ量M(p)は

$$M(p) = q \times 2^{\frac{\alpha}{q}} \times p \times s(p) \tag{2}$$

である. 予備実験より, 分割数は q = 2 と決定した. ε 遷移が無い場合, $p \ge 2$ 倍にすると, 状態数 s(p) は半分になり, FIMM のアドレス数 $q \cdot 2^{\frac{8}{q}} \cdot p$ は 2 倍に増える. 従って, M(p) は一定となる. 一方で, ME を実現するのに必要な LUT 数は状態数 s(p) である. よって, ε 遷移が無い場合, p を増加させるほど LUT を削減でき, このときメモリ量は変化しない.

しかしながら実際には ε 遷移による制約のため, 多くの場合, $p \ge 2$ 倍にしても状態数 s(p) は半分にはならない. すなわち, $\frac{1}{2}s(p) \le s(2p)$ であるから, $M(p) \le M(2p)$ となり, まとめる文 字数 $p \ge d$ やすとメモリ量が増加する. 一方で, ME を実現す る LUT 数は減少するので, メモリ量と LUT 数がバランスする 最適な p が存在する.

SNORT から正規表現をいくつか抽出し, p を変化さ せ MNFA(p) を模擬する回路を生成し, Xilinx 社の Virtex6 FPGA (XC6VLX75T, LUT 数: 74,496 個, BRAM メ モリ量: 5,616 Kbits) に実装した. MNFA(p) でまとめる文字 数 p に対する FPGA のリソース使用率を図 15 に示す. 図 15 より p = 2 または p = 3 のとき, 組込みメモリと LUT の使用 率がバランスする.

5.2 他の正規表現マッチング回路との比較

提案手法の MNFA(3) を Xilinx 社 Virtex 6 に実装した. 実 装結果から,最大動作周波数は 400 MHz であった. 1 クロック で 1 文字 (8 ビット) 処理できるため, スループットは 3.2 Gbps である. Vassiliadis らは, Virtex の組込みメモリ (BRAM)12

表2 他の手法との比較.

	オートマトン	デバイス	スループット	ロジックセル数	メモリ量	文字数	PEM	特徴
			(Gbps)		(Kbits)			
Brodie et al. (ISCA'06) [5]	DFA	Virtex 2	4.0	247,000	3,456	$11,\!126$	0.66	パイプライン化 DFA
Baker et al. $(FPL'06)$ [3]	DFA	Virtex 4	1.4	N/A	6,000	16,715	0.22	MPU とビット分割 DFA
Vassiliadis et al. (FPT'06) [4]	NFA	Virtex 4	2.9	25,074	0	19,580	2.27	Prasanna 法の改良
提案手法	NFA	Virtex 6	3.2	4,707	441	12,095	4.11	MNFA(3)



図 15 FPGA のリソース使用率.

バイトとロジックセル1個の面積が等しいという結果 [14] を用 いて、単位面積コスト当りのスループット (PEM: Performance Efficiency Metric) を定義し、正規表現マッチング回路の比較を 行っている [4]. PEM は

$$PEM = \frac{\lambda \nu - \mathcal{I} \vee \mathcal{F} (Gbps)}{面積コス \mathcal{F}}$$
(3)

$$= \frac{\chi \nu - \mathcal{J}_{\mathcal{Y}} \wedge (Gbps)}{\frac{\Box \vec{\mathcal{Y}}_{\mathcal{Y}} \sigma \forall \upsilon \nabla \nabla \nabla}{12}}$$
(4)

で得られる.表2に他の正規表現マッチング回路とPEMを比 較した結果を示す. 表 2 より, 提案手法は PEM に関して DFA に基づく手法よりも 6.2-18.6 倍優れており, NFA に基づく手法 よりも 1.8 倍優れていることがわかる.

まとめ 6.

本論文では、

p 文字遷移を行う NFA (MNFA(p)) に基づく正 規表現回路の実現法および、正規表現から MNFA(p) に変換す る手法を述べた.また、本論文では、正規表現の長さと個数か ら、面積複雑度と時間複雑度を求め、NFA に基づく手法が DFA に基づく手法よりも優れていることを示した. Xilinx 社 FPGA に MNFA(p) に基づく正規表現回路を実装した結果, p が 2 ま たは3のとき、FPGAのLUTと組込みメモリの使用効率がバ ランスすることを実験的に示した. 面積当りの性能で比較した 結果,提案手法は DFA を用いた手法よりも 6.2-18.6 倍優れて おり, NFA を用いた手法よりも 1.8 倍優れていることがわかっ た.提案手法では FPGA のリソース (LUT と組込みメモリ)の 使用効率が良いため、安価な FPGA を用いて高性能な回路が実 現できる。

今後の課題の一つは,提案手法に第1章の関連研究で述べた,

NFA に基づく正規表現回路を簡単化する手法との併用を検討 することである.

7. 謝 辞

本研究は、一部、日本学術振興会・科学研究費補助金、および、 文部科学省・知的クラスター創成事業 (第二期)の補助金による.

献 文

- [1] A. V. Aho, and M. J. Corasick, "Efficient string matching: An aid to bibliographic search," Comm. of the ACM, Vol. 18, No. 6, pp. 333-340, 1975.
- R. Baeza-Yates, and G. H. Gonnet, "A new approach to text searching," Communications of the ACM, Vol. 35, No. 10, pp. 74-82, Oct., 1992.
- [3] Z. K. Baker, H. Jung, and V. K. Prasanna, "Regular expression software deceleration for intrusion detection systems," 16-th Int. Conf. on Field Programmable Logic and Applications (FPL'06), pp. 28-30, 2006.
- J. Bispo, I. Sourdis, J. M. P. Cardoso, and S. Vassiliadis, "Reg-[4]ular expression matching for reconfigurable packet inspection, Proc. IEEE International conference on Field Programmable Technology (FPT 2006), pp.119-126, 2006.
- B.C.Brodie, D.E.Taylor, and R.K.Cytron, "A scalable ar-[5] chitecture for high-throughput regular-expression pattern matching," Proc. 33rd Int'l Symp. on Computer Architecture (ISCA 2006), pp. 191-202, 2006.
- R. Dixon, O. Egecioglu, and T. Sherwood, "Automata-theoretic [6] analysis of bit-split languages for packet scanning," Proc. 13th Int'l conf. on Implementation and Application of Automata (CIAA 2008), pp.141-150, 2008.
- "Firekeeper: Detect and block malicious sites," [7]
- http://firekeeper.mozdev.org/ [8] Z. Kohavi, Switching and Finite Automata Theory, McGraw-
- $Hill\ Inc.,\ 1979.$ [9] C. Lin, C. Huang, C. Jiang, and S. Chang, "Optimization of regular expression pattern matching circuits on FPGA," Proc.of the Conference on Design, automation and test in Europe (DATE 2006), pp.12-17, 2006.
- [10]H. Nakahara, T. Sasao, and M. Matsuura, "A regular expression matching using non-deterministic finite automaton," Proc. of Eighth ACM/IEEE International Conference on Formal Methods and Models for Codesign (MEMOCODE 2010), Grenoble, France, July 26-28, 2010. (to be published)
- [11] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "A virus scanning engine using a parallel finite-input memory machines and MPUs," Proc. Int'l Conf. on Field Programmable Logic and Applications (FPL 2009) Aug. 31 - Sept. 2, 2009.
- [12] R. Sidhu, and V. K. Prasanna, "Fast regular expression matching using FPGA," Proc. of the 9th Annual IEEE symp. on Field-programmable Custom Computing Machines (FCCM 2001), pp. 227-238, 2001. "SNORT official web site," http://www.snort.org.
- [13]
- T. Sproull, G. Brebner, and C. Neely, "Mutable codesign for embedded protocol processing," *Proc. of 15th Int'l Conf. on* [14]Field Programmable Logic and Applications, 2005.
- [15]L. Tan, and T. Sherwood, "A high throughput string matching architecture for intrusion detection and prevention," Proc.32nd Int'l symp. on Computer Architecture (ISCA 2005), pp.112-122, 2005.
- "Using Look-up tables as shift registers (SRL16)," [16]
- $http://www.xilinx.com/support/documentation/application_notes/$ xapp465.pdf
- F. Yu, Z. Chen, Y. Diao, T. V. Lakshman, and R. H. Katz, [17]"Fast and memory-efficient regular expression matching for deep packet inspection," Proc. of the 2006 ACM/IEEE symp. on Architecture for Networking and Communications Systems (ANCS 2006), pp. 93-102, 2006.