LUT カスケードを用いた CAM エミュレータについて

中原 啓貴[†] 笹尾 勤[†] 松浦 宗寬[†]

†九州工業大学情報工学部〒820-8502 福岡県飯塚市大字川津680-4

あらまし k 個の異なる登録ベクトルに対して1からkまでのアドレスを対応させた表を、アドレス表という.アドレ ス表を表現する関数をアドレス生成関数という.アドレス生成関数をLUTカスケードを用いてFPGA上に実現する 方法を示す.アドレス生成関数を実現する部分はFPGA上の組込メモリを用いて実現する.登録ベクトルの追加と削 除はFPGA上の組込プロセッサが行う.Xilinx社が提供しているCAMを用いた実現法と比較して、本手法はハード ウェア量を大幅に削減可能できる.また、登録ベクトルの追加と削除は、LUTカスケードのセル数に比例する時間で実 現可能であることを示す.

キーワード CAM, LUT カスケード

A CAM Emulator Using Look-Up Table Cascades

Hiroki NAKAHARA[†], Tsutomu SASAO[†], and Munehiro MATSUURA[†]

† Department of Computer Science and Electronics, Kyushu Institute of Technology, Iizuka 820-8502

Abstract An address table relates k different registered vectors to the addresses from 1 to k. An address generation function represents the address table. This paper presents a realization of an address generation function with an LUT cascade on an FPGA. The address generation function is implemented by BRAMs of an FPGA, while the addition and the deletion of registered vectors are implemented by an embedded processor on the FPGA. Compared with CAMs produced by the Xilinx Core Generator, our implementations are smaller and faster. This paper also shows that the addition and deletion of a registered vector can be done in a time that is proportional to the number of cells in the LUT cascade.

Key words CAM, LUT cascade

1. はじめに

k個の異なる登録ベクトルに対して1からkまでのアドレス を対応させた表を、アドレス表[12]という.アドレス表を表現 する関数をアドレス生成関数[12]という.アドレス生成関数は インターネットのアドレスリスト[5][8]やメモリの修正回路[3], パターンマッチング[10],辞書などに応用可能である[12].

アドレス表は Content Addressable Memory(CAM) [7] で直 接実現可能である. CAM を直接実現するには特別のハードウェ アが必要であるため [11], 通常のメモリやゲートを組合わせて CAM と同等の機能を実現する方法が考案されている [2] [6] [9]. 文献 [13] では CAM 機能を LUT カスケードで実現可能する方 法を示している. 要素数が一定値以下のアドレス表はカスケー ドの LUT の内容を変更することにより実現でき,回路構造は固 定のままでよい. 本稿では, LUT カスケードを用いたアドレス 生成回路を Xilinx 社の FPGA 上に実現する方法,及び FPGA 上の組込プロセッサを用いたアドレス生成回路の修正方法につ いて述べる. また Xilinx 社の提供している CAM [16] との比較 を行い,本手法の有効性について述べる.本手法は従来の方法 で FPGA 上に実現した CAM に比べ登録ベクトルの更新には 余分の時間がかかるものの,必要ハードウェアは大幅に削減可 能である.



2. 諸定義及び基本的性質

[定義 2.1] 関数 $F(\vec{X}) : B^n \to \{0, 1, ..., k\}$ において k 個 の異なる登録ベクトル $\vec{a}_i \in B^n$ (i = 1, 2, ..., k) に対して, $F(\vec{a}_i) = i$ (i = 1, 2, ..., k) が成立し, それ以外の $(2^n - k)$ 個の 入力ベクトルに対しては, F = 0 が成立するとき, $F(\vec{X})$ を重み kのアドレス生成関数という. アドレス生成関数は, k 個の異な る 2 値ベクトルに対して, 1 から k までのアドレス (インデックス) を生成する. アドレス生成関数の出力値を 2 進数で表現す る多出力論理関数をアドレス生成論理関数といい, \vec{F} で表わす.



図 3 関数 G の分解表.

アドレス生成 (論理) 関数は図 1 に示す CAM を用いること により直接実現できる. この図はビット数が 5, ワード数が 4 の CAM の例である. CAM はアドレス生成関数を直接実現する. CAM には BCAM と TCAM がある. BCAM はドント・ケア のない 2 値ベクトルを検出し, TCAM はドント・ケアのある 3 値ベクトルを検出する. 本論文では BCAM のみ取り扱う.

[例 2.1] 表1に,入力数 n = 5,重み k = 7のアドレス表を示 す.表1に示すアドレス生成関数は,ビット数5,ワード数7の CAM で実現可能である. (例終)

以下ではアドレス生成関数を CAM を用いないで通常のメモ リを用いて実現する方法について述べる.

[定義 2.2] 関数 $F(\vec{X}) : B^n \to \{0, 1, ..., k\}$, ここで $B = \{0, 1\}$, ならびに $\vec{X} = (x_1, x_2, ..., x_n)$ が与えられているものと する. (\vec{X}_L, \vec{X}_H) を \vec{X} の分割とする. F の分解表とは二次元の マトリックスで,列のラベルは \vec{X}_L に B の構成要素を全ての 可能な組み合わせに対して割り当てたものであり,また行のラ ベルは \vec{X}_H に B の構成要素を全ての可能な組み合わせに対し て割り当てたものである. また,対応する マトリックスの値は $F(\vec{X}_L, \vec{X}_H)$ の値に等しい. 分解表の異なる列パターンの個数 を分解表の列複雑度という. \vec{X}_L を束縛変数, \vec{X}_H を自由変数と いう.

[補題 2.1] 重み k のアドレス生成関数の分解表の列複雑度は 高々k + 1 である.

[補題 2.2] F がアドレス生成関数のとき,

$$F(\vec{X}_1, \vec{X}_2) = G(H(\vec{X}_1), \vec{X}_2)$$

なる関係を満たす, 二つのアドレス生成関数 *G* と *H* が存在し, *F* の重みと *G* の重みは等しい.

[例 2.2] 図 2 に示す 5 変数のアドレス生成関数 $F(\vec{X})$ の分解 表を考える.いま、関数 $F(\vec{X})$ を $F(\vec{X}_1, \vec{X}_2) = G(\vec{H}(\vec{X}_1), \vec{X}_2)$, ここで, $\vec{X}_1 = (x_1, x_2, x_3, x_4), \vec{X}_2 = (x_5)$ と分解する.このと き、分解表(図 2)の列複雑度は 7 である. \vec{H} は、表 2 に示す 4 入力 3 出力関数であり,重み 6 のアドレス生成論理関数となっ ている.また、関数 G の分解表を図 3 に示す.このように、重み 7 のアドレス生成関数 F を分解して得られる関数 G もまた、重 み 7 のアドレス生成関数となる. (例終)



g I (XI) g 2 (X2) g 3 (X3) XI = (x I, x 2, x 3, x 4) I = (x I, x 4, x 4, x 4) I = (x I, x 4) I = (x I

図 5 4 入力 LUT を用いた 12bit の登録ベクトル検出回路.

3. アドレス生成関数の実現

本章では Xilinx 社の FPGA 上にアドレス生成回路を実現す る手法について述べる. なお, k を登録可能な登録ベクトル数, n を登録ベクトルのビット数とする.

3.1 Xilinx 社の 4 入力 LUT を用いた実現

図 4 に Xilinx 社の FPGA の 4 入力 LUT を示す. Xilinx 社 の LUT ではモードを切り替えることで、シフトレジスタとして 使用でき, FPGA の動作中に書き換え可能である. 図5に4入 力 LUT を 3 個用いた 12bit の登録ベクトル検出回路を示す. 1 **つの**4入力 LUT は4bit の登録ベクトルを実現する.図5に示 すように FPGA 内部のマルチプレクサと組合わせることで,登 録ベクトルの bit 数を拡張できる. 4入力 LUT 回路に登録ベク トルの値を書き込むことにより、1 つの回路で1 つの登録ベク トルを記憶検出する回路を実現できる。この回路を登録ベクト ル数だけ用意し、エンコーダを付加することにより、アドレス生 成回路を実現できる。このようにして構成した回路を 4-LUT を用いた実現法という. この方法では、1つの登録ベクトルに対 して 4 入力 LUT が $\begin{bmatrix} n \\ 4 \end{bmatrix}$ 個必要であり, k 個の登録ベクトルに 対しては 4 入力 LUT が k [ⁿ] 個必要である. また, エンコーダ を実現する 4 入力 LUT の個数は $\left[\frac{k-2}{6}\right] \left[\log_2(k+1)\right]$ で十分で ある.

3.2 Xilinx 社の CAM の IP を用いた実現

図 6(b) に BRAM を用いたアドレス生成回路の実現法を示 す. この実現法では、RAM のアドレスは登録ベクトルに割り当 てたインデックスを表す. RAM を通常のメモリとして使用す



図 6 BRAM を用いたアドレス生成回路の実現.



図 7 BRAM+CLB を用いた実現法.



図 8 アドレス生成論理関数 F の実現。

る場合は、データは RAM のデータ配列に横方向に書き込む (図 6(a)). 一方、RAM をアドレス生成回路 (CAM) として使用す る場合は、1-hot 符号化した登録ベクトルを RAM のデータ配 列に縦方向に書き込む. 検索ベクトルを RAM のアドレスに入 力した場合、そのベクトルが登録されていれば非零のデータが 読み出される. BRAM の出力部に FPGA の CLB を用いたエ ンコーダを付加することで、アドレス生成回路を実現できる. この実現法を以下では、BRAM+CLB を用いた実現法と呼 ぶ. 複数の RAM を使用することにより登録ベクトル数を増や すことができる. また、図 7 に示すように、複数の RAM 出力 の AND を取ることにより、登録ベクトルのビット数を拡張で きる. Xilinx 社のデュアルポート BRAM(1 個のメモリ容量が 18Kbit) の場合は、1 個の BRAM で 16 word × 8 bit のアドレ ス生成回路を 2 個実現可能である. 従って、必要な BRAM 数 $l \frac{1}{2} [\frac{k_0}{R}] [\frac{n}{8}]$ である.

[例 3.3] 図 6(b) の場合,入力ベクトルが 00000011 の場合,第 4 列目の出力が 1 となる.また,入力ベクトルが 11111111 の場 合,右端の出力が 1 となる. (例終)

3.3 LUT カスケードを用いた実現

[定義 3.3] pq 素子とは、任意の p 入力 q 出力論理関数を実現 するメモリであり、そのメモリ量は、2^p・q である。

[定理 3.1] 重みkのアドレス生成論理関数は, pq素子を $\lceil \frac{n-q}{p-q} \rceil$ 個用いた LUT カスケードで実現可能である.ここで, p > q, $q = \lceil \log_2(k+1) \rceil$ である.

[例 3.4] 表 1 のアドレス表の要素数は,k = 7である.従って, $q = \lceil \log_2(k+1) \rceil = \lceil \log_2(7+1) \rceil = 3$ となり,図8に示すように,4入力3出力素子で実現可能である. (例終)

定理 3.1 は, 関数分解を繰り返すことにより, アドレス生成回路を pq 素子のカスケードとして合成可能なことを示している.

	↓ ··↓	↓ ··↓	↓ ↓		- 1	··· 	$\downarrow \cdots \downarrow$	
	:	· · · ·	•	÷	T		· · · ·	÷
÷			•	→	<u></u>	- i-		-

図 9 アドレス生成論理回路のカスケード実現.

表 3 登録ベクトル除去後の H の真理値表.

x_1	x_2	x_3	x_4	y_1	y_2	y_3
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	1	0	0
0	1	1	1	1	0	1
1	0	0	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	0	0	0
1	0	1	1	0	0	0
1	1	0	0	1	1	0
1	1	0	1	0	0	0
1	1	1	0	0	0	0
1	1	1	1	0	0	0

4. 登録ベクトルの追加と削除

通常の CAM の場合, 登録ベクトルの追加や削除は CAM の 1 ワードの追加や削除に対応し, 高速 (一定時間内) に実行可 能である.また,図5 のような 4-LUT を用いた CAM や,図7 のような BRAM+CLB を用いた CAM の場合,登録ベクトル の追加や削除は n に比例する時間内に実行可能である.一方, LUT カスケードの場合は,情報が複数の LUT に分散するため, 高速に登録ベクトルを変更可能か否かは自明ではない.以下で は LUT カスケードの場合も,高速に登録ベクトルを変更可能 であることを示す.アドレス表の修正は,登録ベクトルの追加 と削除という 2 つの基本操作に分解可能である.本章では,各 手法の登録ベクトルの追加と削除について述べる.

4.1 LUT カスケードの場合

LUT カスケードは、関数分解を繰り返して実現したものである. 従って、アドレス生成関数の修正は、アドレス表を変化させた際の、関数分解 $F(X_1, X_2) = G(H(X_1), X_2)$ における関数 Hと関数 G の修正法を考えれば十分である.

4.1.1 登録ベクトルの除去

アドレス (\vec{a}, \vec{b}) に対する F の出力値を 0 にする (除去する) 場合, 関数分解 $F(X_1, X_2) = G(H(X_1), X_2)$ において以下の操 作を行う.

1. $G(H(\vec{a}), \vec{b})$ を0とする.

2. $G(H(\vec{a}), X_2) \neq 0$ となる X_2 が 1 個しか存在しない場合, $H(\vec{a}) \ge 0$ とする.

[例 4.5] 表 1 のアドレス表が、図 8 の回路で実現されている とする.まず、第 3 番目の登録ベクトル $(x_1, x_2, x_3, x_4, x_5) =$ (0, 1, 0, 0, 0) を除去する場合を考えよう.この入力に対応する 関数 \vec{H} の出力は, $(y_1, y_2, y_3) = (0, 1, 1)$ である.また、関数 Gの出力は 3 である.まず、G(0, 1, 1, 0) の出力値を 0 とする.次 に、 $G(H(0, 1, 0, 0), X_2) \neq 0$ となる入力の組み合わせは、一つ しかないので、 $\vec{H}(0, 1, 0, 0)$ の出力値を 0 とする.

次に、第5番目の登録ベクトル $(x_1, x_2, x_3, x_4, x_5) = (0, 1, 1, 1, 0)$ を除去する場合を考えよう.この入力に対応する関数 \vec{H} の出力は、 $(y_1, y_2, y_3) = (1, 0, 1)$ である.また、関数 Gの出力は5である.まず、G(1, 0, 1, 0)の出力値を0とする.次に、 $G(H(0, 1, 1, 1), X_2) \neq 0$ となる入力の組み合わせは、二つ存在するので、 $\vec{H}(0, 1, 1, 1)$ の出力値は変化させない.二つの登録ベクトルを除去した後の関数 \vec{H} と、関数 G を、表 3 と図 10 に示す.

4.1.2 登録ベクトルの追加

アドレス (\vec{a}, \vec{b}) における F の出力値を c とする登録ベクトル を追加する場合, 関数分解 $F(X_1, X_2) = G(H(X_1), X_2)$ におい て以下の操作を行う.

1. $H(\vec{a}) \neq 0$ のとき, $G(H(\vec{a}), \vec{b})$ を c とする.

(例終)

y1	0	0	0	0	1	1	1	1
y2	0	0	1	1	0	0	1	1
у3	0	1	0	1	0	1	0	1
x5=0		1			1			
A3 0		1	-		4	6	_	

図 10 登録ベクトル除去後の関数 G の分解表.

表 4 登録ベクトル追加後の Ĥ の真理値表.

x_1	x_2	2	x_3	x	4	y_1	y	2	y_3	1
0	()	0		0	1		1	1	
0	0)	0		1	0		0	1	
0	0)	1		0	0		1	0	
0	()	1		1	0		0	0	
0	1	_	0		0	0		1	1	
0	1	_	0			0		0	0	
0	1	_	1		0	1		U	0	
0	1		1			1		Ŭ	1	
1	l)	0		1	U		0	U	
1) \	1			0		0	0	
1) \	1		1	0		0	0	
1	1 0		1	1		1		1		
1	1	_	0		1	1 0		0		
1	1	-	1		ň I	ň		ñ	ň	
1	1	-	1		1	ñ		ñ	ň	
-			1		- 1	0		0	0	-
		_								
y1		0	0	0	0	1	1	1	1	
y2	2	0	0	1	1	0	0	1	1	
			4	0	1		1	0	1	
y y	,	0	1	0	1	0	I	0	I	
x5=0)		1			4			9	
x5=	l		8	2			6	7		

図 11 登録ベクトル追加後の関数 G の分解表.

2. $H(\vec{a}) = 0$ のとき, $H(\vec{a}) = e$, $G(\vec{e}, \vec{b}) = c$ とする. ここで, eは未使用の整数で値が最小のもの.

[例 4.6] 表 1 のアドレス表が、図 8 の回路で実現されている とする.入力ベクトル $(x_1, x_2, x_3, x_4, x_5) = (0, 0, 0, 1, 1)$ と、そ れに対応するインデックス値 8 を追加する場合を考えよう.こ の入力に対応する関数 \vec{H} の出力は、 $H(0, 0, 0, 1) \neq 0$ であるの で、関数 G の出力値を G(H(0, 0, 0, 1), 1) = 8 とする.

次に、入力ベクトル $(x_1, x_2, x_3, x_4, x_5) = (0, 0, 0, 0, 0, 0)$ と、 それに対応するインデックス値 9 を追加する場合を考えよう. この入力に対応する関数 \vec{H} の出力は、H(0, 0, 0, 0) = 0であるので、 $\vec{H}(0, 0, 0, 0) = (1, 1, 1)$ とし、関数 Gの出力値を G(H(0, 0, 0, 0), 0) = 8とする. 二つの登録ベクトルを追加した 後の関数 \vec{H} と、関数 Gを、表 4 と図 11 に示す.

(例終)

4.1.3 LUT カスケードの修正法

LUT カスケードの修正時間を短縮するため, 各セル毎に割り 当て済みのレイル・ベクトルを保持する参照テーブル (ソフト ウェアで実現)を用意する.図12に参照テーブルの例を示す. ここで, アドレスは割当てたレイル・ベクトルを示し,参照テー ブルの値はそのレイル・ベクトルを参照する登録ベクトルの個 数を示す.登録ベクトルを新たに追加する場合は,参照テーブ ルを使用し,未参照レイル・ベクトルを探す.登録ベクトルを 削除する場合には,そのレイル・ベクトルが何回参照されてい るか調べ,未参照の場合は,割り当てたレイル・ベクトルをカス ケードのセルから削除する (そのベクトルを0とする).

以下に LUT カスケードで実現したアドレス生成回路のベクトル追加と削除のアルゴリズムを示す.

[アルゴリズム 4.1] (登録ベクトルの追加)

1. ベクトルが未登録か調べる. その入力に対する LUT カスケードの出力が非零の場合は登録済みなので, 終了.

2. 各セルに対して入力を加え、セルの内容を読み出し、以下の操作を行う.

vectors (0 denotes non-referenced) address=rail vector 0000000 1 3 00000001 00000010 2 # of registorable 1 00000011 vectos (# of registorable 00000100 4 outputs) 00000101 0 11111111 0

of referenced

図 12 参照テーブル

2.1. セルの出力が0ならば,参照テーブルを走査 し,未参照のレイル・ベクトルを探す(手数は高々登録ベクトル 数).セルに割り当てたレイル・ベクトルを書き込む.

2.2. 登録ベクトルに対する参照テーブルの値を+1 する.

3. 終了.

[アルゴリズム 4.2] (登録ベクトルの削除)

 ベクトルが登録済みか調べる.LUT カスケードの出力 が0の場合は未登録なので、終了.

2. 各セルに対して入力を加え、セルの内容を読み出し、以下の操作を行う.

2.1. 読み出した値 (レイル・ベクトル) に対応する 参照テーブルの値を-1 する.

2.2. 参照テーブルの値が0ならば,セルに0を書 き込む.

3. 終了.

LUT カスケードに登録ベクトルを1つ追加するのに必要な ステップ数は以下の式で見積もることができる.

$$Add_{cas} = Op.Cas + s(Op.Cas + k \times Acc.Mem + Acc.Mem)$$
(1)

ここで、*Op.Cas* は LUT カスケードにアクセスするために必要 なステップ数、*Acc.Mem* は参照テーブルにアクセスするために 必要なステップ数、*s* はセル数、*k* は登録ベクトル数を示す.第 一項はアルゴリズム 4.1-1 を行うのに必要なステップ数の見積 もりを示し、第二項はアルゴリズム 4.1-2 を行うのに必要なス テップ数の見積もりを示す.同様に、LUT カスケードから登録 ベクトルを1つ削除するのに必要なステップ数は以下の式で見 積もることができる.

$$Del_{cas} = Op.Cas + s(Op.Cas + Acc.Mem)$$
(2)

第一項はアルゴリズム 4.2-1 を行うのに必要なステップ数の見 積もりを示し, 第二項はアルゴリズム 4.2-2 を行うのに必要な ステップ数の見積もりを示す.

式 1, 2 より, LUT カスケードの登録ベクトルの追加に要するステップ数は $s \ge k$ に, 削除に要するステップ数は s にほぼ比例することがわかる.

4.2 4-LUT 及び BRAM+CLB を用いた CAM の場合 4-LUT(図5) や BRAM+CLB を用いたアドレス生成回路(図 6,7)を更新する場合,ベクトルが登録済みであるか否かを記憶 するインデックス・テーブル(ソフトウェアで実現)を用いると 管理が容易となる^(注1).図13にインデックス・テーブルを示す.

⁽注1): Xilinx 社の Core Generator で生成した CAM [16] ではインデック スの管理をユーザが行わなければならない.未使用インデックスを出力するプラ イオリティ・エンコーダを CAM に付加することで実現することも可能である.



図 13 インデックス・テーブル.

インデックス・テーブルのアドレスはベクトルに割当てたイン デックスに対応し、テーブルの値はそのインデックスが使用さ れているか否かを示す.登録ベクトルを追加する場合は、イン デックス・テーブルを参照し、未使用であれば追加する.登録ベ クトルを削除する場合は、CAM を動作させ登録済みであるか 否か調べ、登録されていればインデックス・テーブルの値を未 使用にし、CAM から登録ベクトルを削除する.

以下に、4-LUT や BRAM+CLB で実現したアドレス生成回路の登録ベクトルの追加と削除のアルゴリズムを示す.

[アルゴリズム 4.3] (登録ベクトルの追加)

1. ベクトルが未登録か調べる. 出力が非零の場合は登録 済みなので, 終了.

2. インデックス・テーブルを走査し,未使用インデック スを探す.

3. インデックス・テーブルに1を書き込む. アドレス生 成回路に登録ベクトルを書き込む.

4. 終了.

[アルゴリズム 4.4] (登録ベクトルの削除)

1. ベクトルが登録済みか調べる. 出力が0の場合は未登録なので,終了.

2. 登録ベクトルを削除する. また, 対応するインデック ス・テーブルの値を 0 とする.

3. 終了.

CAM に登録ベクトルを1つ追加するのに必要なステップ数 は以下の式で見積もることができる.

$$Add_{CAM} = Op.CAM + (Op.CAM + k \times Acc.Mem + Acc.Mem)$$
(3)

ここで、*Op.CAM*はCAM にアクセスするために必要なステップ数を示す.第一項はアルゴリズム 4.3-1 を行うのに必要なステップ数の見積もりを示し、第二項はアルゴリズム 4.3-2 を行うのに必要なステップ数の見積もりを示す.同様に、CAM から登録ベクトルを1つ削除するのに必要なステップ数は以下の式で見積もることができる.

$$Del_{CAM} = Op.CAM + (Op.CAM + Acc.Mem)$$
(4)

第一項はアルゴリズム 4.4-1 を行うのに必要なステップ数の見 積もりを示し, 第二項はアルゴリズム 4.4-2 を行うのに必要な ステップ数の見積もりを示す.

式 3,4 より、CAM の登録ベクトルの追加に要するステップ 数は k に、削除に要するステップ数は一定数であることがわか る. これらの見積もりと LUT カスケードの修正に必要なステッ プ数の見積もりより、Op.Cas, Op.CAM, Acc.Memが同じであ ると仮定すると、LUT カスケードの修正に必要なステップ数は 4-LUT や BRAM+CLB で実現した CAM を修正するのに必 要なステップ数より s 倍多いことがわかる.

表 5 実装に用いた FPGA と合成ツール.

FPGA device: Xilinx Spartan III						
Device type:	XC3S256FG					
Number of Slices:	1920					
(4-LUTs):	3840					
(Slice Flip-Flops):	3840					
I/O pins:	173					
Number of Embeded Multipliers :	12					
合成ツール: Xilinx, ISE Web Pack 7.2i						

5. 実験結果

5.1 ハードウェア量の比較

いくつかの $k \ge n$ の値に対して, Xilinx 社の FPGA 上に アドレス生成回路を実装した。実装に使用した FPGA と合成 ツールを表5に示す。また、結果を表6に示す。Xilinx社の BRAM+CLB を用いた CAM は Core Generator にパラメー タを与えて生成した.従って、回路のパイプライン化は考慮され てない. 4-LUT を用いた CAM も Core Generator で生成可能 であるが、本実験ではエンコーダ部をパイプライン化するため 手設計の回路を用いた、4-LUT を用いた場合、CAM の1ワ・ ドの書き換えに 16 clock 必要であり、BRAM+CLB を用いた 場合、CAM の1ワードの書き換えに2 clock 必要である. 一方、 LUT カスケードを用いた場合、各 BRAM の書き換えは 1 clock で行える これらの書き換え部もハードウェアで実現した 後 述するが、どの手法でも書き換えに必要なクロック数は、書き換 えデータを生成するクロック数よりはるかに少ない、表6にお いて、4-LUT は 4-LUT を用いた場合 (図 5) のハードウェア量、 BRAM+CLBはXilinx Block RAM とCLBを用いた場合(図 7) のハードウェア量, Cascade は Xilinx Block RAM を用いて LUT カスケードを構成した場合 (図 9) のハードウェア量を示 **す**. また, 面積比較を行うために、1 つの 4-LUT が BRAM96 bit に相当するものとし[14],正規化面積を求めた.正規化面積を求 める式を以下に示す.

正規化面積 = Slice 数 \times 2 + BRAM 数 \times 192 (5)

a) LUT カスケードと 4-LUT の比較

LUT カスケードによる実現は 4-LUT による実現の 16% ~ 27%の面積でアドレス生成回路を実現できた.また,動作周波 数は約3倍高速にできた.これは,LUT カスケードのほうが必要面積が少なく,配置配線の自由度が高かったからであると考えられる.また,4-LUT による実現ではエンコーダが必要であるのに対して,LUT カスケードによる実現では BRAM だけで 実現でき,クリティカルパスを短くできたことも動作周波数を向上できた原因と考えられる.

b) LUT カスケードと BRAM+CLB の比較

LUT カスケードによる実現では BRAM+CLB による実現の 8%~11%の面積でアドレス生成回路を実現できた.動作周波数 は約4~5倍向上できた.これは、4-LUT 実現の場合と同じく、 配置配線の自由度が高かったためと、エンコーダが不要であるこ とが原因と考えられる.ただし、4-LUT 実現とLUT カスケー ド実現ではパイプラインを用いているのに対し、BRAM+CLB 実現ではパイプラインを用いていない^(注2).パイプライン化を 行った回路に対してはさらに実験が必要である.

5.2 更新プログラムの実行コードサイズの比較

Xilinx FPGA 上に組込プロセッサ Micro Blaze を実現し,登録ベクトル更新回路を実装した. Micro Blaze は I/O とタイマの最小構成で実装した. プロセッサに割り当てたメモリ量は8 KByte である. また,単一アプリケーションを動作させるため, OS は Stand Alone を採用した. 各手法の更新アルゴリズムを C 言語で実装し,必要メモリ量を求めた結果を表7に示す. ただし,ワークサイズ (スタック+ヒープ) は余ったメモリ

しかし、多くのアプリケーションは CAM とソフトウェアを用いる場合が多いので、本論文ではインデックスをソフトウェアで管理する部分を実現した.

⁽注2): 実験では Xilinx 社の IP コアを使用したため回路を変更できず, パイプ ラインを実装できなかった.

	k = 255, n = 32			k =	= 255, n =	= 40	k = 511, n = 32			
	4-LUT	BRAM	Cascade	4-LUT	BRAM	Cascade	4-LUT	BRAM	Cascade	
		+CLB			+CLB			+CLB		
Slice 数	2495	1026	70	2990	1204	128	4984	2014	110	
(4 入力 LUT 数)	(4226)	(1894)	(0)	(5127)	(2298)	(0)	(8456)	(3688)	(0)	
Block RAM 数		32	4		40	6	—	64	6	
(セル数)	()	()	(8)	()	()	(11)	(—)	()	(12)	
正規化面積	4226	8038	908	5127	12807	1408	8456	15976	1372	
最大動作周波数 [MHz]	55.16	46.56	188.75	76.44	44.85	233.91	52.67	42.11	172.95	
(遅延時間 [ns])	(18.12)	(21.47)	(5.29)	(13.08)	(22.29)	(4.27)	(18.98)	(23.74)	(5.78)	

表 6 ハードウェア量と速度の比較.

表 7 CAM を管理するためのソフトウェア量の比較.

ライブラリと Stand Alone 用 OS	11806 Byte	
4-LUT 又は BRAM を更新するコード	892 Byte	
LUT カスケードを更新するコード	2293 Byte	

表 8 CAM 更新のための必要クロック数の比較.

	追加	削除
4-LUT Xは BRAM+CLB	1590	1184
LUT カスケード	12698	6393
比率 (4-LUT 又は BRAM+CLB/カスケード)	7.98	5.39

を割り当てたため,表7には載せていない.表7に示すように, LUT カスケード更新用コードは 4-LUT(BRAM+CAM) 更新 用のコードより大きかったが,ライブラリと OS の必要サイズ の割合に比べると十分小さいため無視できる.

5.3 更新プログラムの実行時間の比較

Micro Blaze にクロック計数回路を付加し、各手法の登録ベクトルの追加と削除に必要なクロック数を求めた. 結果を表8に示す. なお、s = 8, k = 255, n = 32 とし、登録ベクトル 255個を更新した. 表8より、LUT カスケードにベクトルを追加するのに必要なクロック数は、計算量の見積もり通りセル数倍のクロック数が必要であった. 一方、登録ベクトルの削除は計算量の見積もりよりも少ない 5.39倍のクロック数であった. これは、4-LUT や BRAM+CLBによる実現では登録ベクトルテーブルの使用率が高いのに対して、LUT カスケードでは、中間変数を共有するため参照テーブルの使用率が低くなり、参照テーブルの読み出し時間が最悪値よりも短かったからである.

6. ま と め

アドレス生成関数を LUT カスケードを用いて FPGA 上に 実現する方法を示した.アドレス生成関数を実現する部分は FPGA 上の組込メモリ (BRAM)を用いて実現した.登録ベ クトルの追加と削除は FPGA 上の組込プロセッサで行った. Xilinx 社が提供している CAM に比べ,本手法はハードウェア 量を大幅に (実験例では約5分の1に)削減可能であることを示 した.また,回路が小型になるために,動作速度は 4~5倍に改 善できた.また,登録ベクトルの追加と削除は,LUT カスケー ドのセル数に比例する時間で実現可能である.また,本論文で 述べた LUT カスケードによる方法では,アドレス生成関数を 通常の SRAM とマイクロプロセッサを用いて実現可能である ため,CAM を用いた場合よりもシステムの消費電力を削減で き,またコストを削減できる.欠点は従来の方法に比ベアドレ ステーブルの更新にセル数程度 (実験例ではセル数を8とする と5~8倍)の余分の時間がかかることである.

7. 謝辞

本研究は、一部、日本学術振興会・科学研究費補助金、および、 文部科学省・北九州地域知的クラスター創成事業の補助金に よる.

文 献

[1] ALTERA, "Implementing high-speed search applications with Altera CAM, " *Application Note 119*, Altera Corporation.

- [2] J. Ditmar, K. Torkelsson, and A. Jantsch, "A dynamically reconfigurable FPGA-based content addressable memory for internet protocol," *International Conference on Field Programmable Logic and Applications 2000*, (FPL2000), pp.19-28.
- [3] C. H. Divine, "Memory patching circuit with increased capability," US Patent 4028679.
- [4] S. A. Guccione, D. Levi and D. Downs, "A reconfigurable content addressable memory," In Jose Rolim et al. editors, Parallel and Distributed Processing, pp.882-889, Springer-Verlag, Berlin, May 2000. Proceedings of the 15th International Parallel and Distributed Processing Workshops, IPDPS 2000. Lecture Notes in Computer Science 1800.
- [5] P. Gupta, S. Lin, and N. McKeown, "Routing lookups in hardware at memory access speeds," *Proc. INFOCOM*, IEEE Press, Piscataway, N.J., 1998, pp. 1240-1247.
- [6] P. B. James-Roxby and D.J. Downs, "An efficient contentaddressable memory implementation using dynamic routing," FCCM'01 2001, pp.81-90, 2001.
- [7] T. Kohonen, Content-Addressable Memories, Springer Series in Information Sciences, Vol. 1, Springer Berlin Heidelberg 1987.
- [8] H. Liu, "Routing table compaction in ternary CAM," *IEEE Micro*, Vol. 22, No.1, Jan.-Feb. 2002, pp. 58-64.
- [9] K. McLaughlin, N. O'Connor, and S. Sezer, "Exploring CAM design for network processing using FPGA technology," Proceedings of the Advanced Int'l Conference on Telecommunications and Int'l Conference on Internet and Web Applications and Services (AICT/ICIW 2006), p.84.
- [10] G. Nilsen, J. Torresen, O. Sorasen, "A variable wordwidth content addressable memory for fast string matching," *Norchip Conference*, 2004
- [11] K. Pagiamtzis and A. Sheikholeslami, "A Low-power content-addressable memory (CAM) using pipelined hierarchical search scheme," *IEEE Journal of Solid-State Circuits*, Vol. 39. No. 9, Sept. 2004, pp.1512-1519.
- [12] T. Sasao, "Design methods for multiple-valued input address generators," *ISMVL-2006*(invited paper), Singapore, May 17-20, 2006.
- [13] T. Sasao and J. T. Butler, "Implementation of multiplevalued CAM functions by LUT cascades," *ISMVL-2006*, Singapore, May 17-20, 2006.
- [14] T. Sproull, G. Brebner, and C. Neely, "Mutable codesign for embedded protocol processing," *International Conference on Field Programmable Logic and Applications 2005*, (FPL2005), Aug. 24-26, 2005, pp. 51- 56.
- J.P. Wade and C.G. Sodini, "A ternary content addressable search engine," *IEEE J. Solid-State Circuits*, Vol. 24, No. 4, Aug. 1989, pp. 1003-1013.
- [16] Xilinx Inc., "Content-Addressable Memory," Data Sheet 253, Nov. 2004, pp. 1-13.