算術分解を用いた基数変換回路の構成法(3)

井口 幸洋[†] 笹尾 勤^{††} 松浦 宗寛^{††} 青山 俊一[†] †明治大学 理工学部 情報科学科

†† 九州工業大学 情報工学部 電子情報工学科

あらまし デジタル信号処理では、高速演算のために2以外の基数がよく用いられる.また、金融計算では、10進数が2進数の代わりに用いられる. このような場合、基数変換回路が必要である.我々は、2進数を q進数に変換する新しい基数変換回路の構成法を提案している.これは、weighted-wum (WS) 関数の概念に基づく新しい方法である.各桁の WS 関数を LUT カスケードと2進加算器とで計算し、それらを q進加算器で足し合わせるこ とで基数変換器を構成する.本稿では、基数変換の合成ツールを開発したので報告する.これは、FPGA上の組込みメモリのデータ・パターンと Verilog-HDL での回路記述を生成する.16ビットの2進10進変換器を例にその結果を示す キーワード 基数変換、多値論理、LUT カスケード.

Design Method of Radix Converters Using Arithmetic Decompositions (3)

Yukihiro IGUCHI[†], Tsutomu SASAO^{††}, Munehiro MATSUURA^{††}, and Toshikazu AOYAMA[†]

† Department of Computer Scienece, Meiji University

^{††} Department of Computer Scienece and Electronics, Kyushu Institute of Technology

Abstract In digital signal processing, radixes other than two are often used for high-speed computation. In the computation for finance, decimal numbers are used instead of binary numbers. In such cases, radix converters are necessary. Design methods for binary to *q*-nary converters were presented by us. It introduced a new design technique based on weighted-sum (WS) functions. We compute a WS function for each digit by an LUT cascade and a binary adder, then add adjacent digits with *q*-nary adders. We developed a synthesis tool which produces Verilog-HDL files and data patterns of embedded memories on FPGAs. A 16-bit binary to decimal converter is designed to show the tool.

Key words Radix converter, Multiple valued logic, LUT cascades.

1. はじめに

デジタル信号処理では,通常,2進数が使用される[10].しかし, 高速のデジタル信号処理では,p進数(p > 2)をよく使う[1],[7]. また,金融計算では,10進数を2進数の代わりに用いる.この ような場合,2進数とp進数間の基数変換が必要である[2],[9].

p 進数を q 進数 $(p, q \ge 2)$ に変換する種々の方法が知られて いる. しかし, それらの多くが, 多大な計算量を必要とする. 基数 変換表をメモリなどに記憶し, 表引きにより変換を実行すると 高速に実行できる. しかし, 入力数が大きくなると, 必要なメモ リ量が増加するので実用的ではなくなる.

文献 [8] では、ROM と加算器とを組合せて 2 進 10 進変換を構 成する方法を述べている. 文献 [12] では、2 進 3 進 , 3 進 2 進 , 2 進 10 進 , 10 進 2 進変換を LUT カスケード [11] で実現してい る. 文献 [15] では、WS 関数 (weighted-sum function)の概念に基 づき、LUT カスケードを用いた基数変換回路の構成法を提案し ている. 文献 [3] では、LUT カスケード [11] と算術分解 [14] とを 用いて p 進数 (p > 2) から 2 進数への基数変換回路を従来法よ リ少ないメモリ量で実現する方法を提案している. 文献 [4],[5] では、p 進数から q 進数 (q > 2) への変換に LUT カスケードと 算術分解とを組合せた構成法を提案し、16 桁 2 進 10 進変換回 路の設計を通じて、設計法の考え方を説明した. この時は、メモ リ量の合計がなるべく小さくなるように分解を行ったが、実際 に FPGA 上で利用するときは、組込みメモリの大きさに適合さ せる必要がある.

本稿では、Altera 社の Cyclone II FPGA (Field Programmable Gate Array) 上に搭載されている M4K と呼ばれる組込みメモリ に適合する方法を述べる. また、n桁の2進数から m桁の q進数 の基数変換回路を生成するツールを開発したので報告する. これ は、FPGA 上の組込みメモリのデータ・パターンと Verilog-HDL での回路記述を生成する. 提案する構成法は、複数のメモリや加 算器がカスケードに接続されるのでパイプライン化が容易である. 開発したツールは, パイプライン・レジスタを自動で挿入することでスループットを改善できる.

2. 基数变换回路

2.1 基数变换

[定義 2.1] n桁の p 進数を $\vec{x} = (x_{n-1}, x_{n-2}, \dots, x_0)_p$, m桁の q 進数を $\vec{y} = (y_{m-1}, y_{m-2}, \dots, y_0)_q$ とする. \vec{x} が与えられた とき, 関係

$$\sum_{i=0}^{n-1} x_i p^i = \sum_{j=0}^{m-1} y_j q^j$$
(2.1)

を満たす \vec{y} を求める操作を基数変換という. ここで, $x_i \in P, y_j \in Q, P = \{0, 1, \dots, p-1\}, Q = \{0, 1, \dots, q-1\}$ である.

p 進数 (*q* 進数) が 2 進数でない時, その各桁は, 2 進化 *p* (*q*) 進数で表されているとする.

[定義 2.2] *i* を整数とするとき, *BIT*(*i*, *j*) は *i* の 2 進数表現の *j* 番目のビットを表現する. ここで, 最下位ビット (LSB) は 0 番 目のビットとする.

[例 2.1] BIT(6,2) = 1, BIT(6,1) = 1, BIT(6,0) = 0.(例終り)

[例 2.2] 2 進 10 進変換を考える. 10 進数を表現するために 2 進化 10 進数 (binary coded decimal: BCD)を使う. つまり, 0 は (0000), 1 は (0001), ..., 8 は (1000), 9 は (1001) で表す. ここ で, (1010), (1011),..., (1111) は未使用コードである.

表 2.1 は, 4 桁の 2 進 10 進変換のための真理値表である. 2 進数の入力を, $\vec{x} = (x_3, x_2, x_1, x_0)$ と表す. 出力である 10 進数 の表記は, $\vec{y} = (y_1, y_0)$ と表す. BCD での表現は, $\vec{y} = (y_1, y_0) =$ (BIT($y_1, 3$), BIT($y_1, 2$), BIT($y_1, 1$), BIT($y_1, 0$), BIT($y_0, 3$), BIT($y_0, 2$), BIT($y_0, 1$), BIT($y_0, 0$))と表せる. (例終り)



表 2.1 2 進 10 進変換の真理値表



Total Memory Size = 73728 bits

図 2.2 16 桁 2 進 10 進変換: LUT カスケード法による実現

2.2 従来の実現法

2.2.1 ランダム・ロジックによる実現

比較器,減算器,及び,マルチプレクサを用いて,基数変換回路 を構成できる[3].

[例 2.3] 図 2.1 に示した 8 桁 2 進 10 進変換 (**8bin2dec**) を考える. これは, 8 桁の 2 進数 x[7:0] を 3 桁の BCD に変換する回路である. 出力値の範囲は, 0 から 255 である. (例終り)

2.2.2 1個のメモリによる実現

最も単純な方法は、1 個のメモリに基数変換の真理値表をその まま記憶させる方法である.この方式は単純で高速だが、入力の 桁数が増えるとメモリ量が非常に大きくなり実用的ではない. [例 2.4] 16桁 2 進 10 進変換回路(以後、簡単のために 16bin2dec と省略)が表現する値の範囲は、[0,2¹⁶ - 1] = [0,65535] であ る.これを 1 個のメモリで実現すると 1,245,184 ビットとなる. (例終り)

2.2.3 LUT カスケードを用いた実現

メモリ1個で基数変換回路を実現するのは単純だが、入力桁 数が増えると指数関数的にメモリ量が増大する.そこで、LUT カスケード実現を用いてハードウェア量を削減する方法が提案 されている[12].この方法では、出力をグループに分割すること で効果を高めている.関数分解[10]を用いて、LUT カスケード 法で論理関数を実現できるかどうか判定できる.関数分解には, データ構造として特性関数の二分決定グラフによる表現 (Binary Decision Diagrams for Characteristic Functions: BDD for CF)を用 いる.

[例 2.5] 図 2.2 に 16 桁 2 進 10 進変換回路を示す [12]. この例 では、LUT3 段からなる単純な構成で全ての出力を実現してい る.LUTは、メモリで実現する.メモリの総量は、73、728 ビット である.本方法は、メモリだけで構成でき、配線は隣接メモリ間 のみであり、単純な構成であることが特徴である. (例終り)

2.2.4 メモリと q 進加算器とを組合せた実現

2 進 10 進基数変換器をメモリと加算器を組合せて実現する方 法が提案されている [8].図 2.3(a) に 16 桁 2 進 10 進変換回路



を示す[8]. この回路では,入力 2⁰の桁と出力の最下位ビット つまり1の桁とは一致するので直結し,残りの15入力を上位9 ビットと下位6ビットとに2分割する.全ての入力パターンに 対して対応する BCD の値を各LUTに記憶させておき,これら のLUT と BCD 加算器とで実現している.総メモリ量は8,216 ビットである.

以上のような巧妙な方法を用いて,メモリと q 進加算器 (q = 10) とで 2 進 10 進変換器を構成している.この方法は,入 力を 2 分割することで,総メモリ量を削減している.

3. WS 関数

WS 関数 (weighted sum function) は, 基数変換回路, ビット計 数回路, 畳み込み演算の数学的モデルである [14], [15].

[定義 3.1] n入力の WS 関数は、次のように定義される [15]:

$$WS(\vec{x}) = \sum_{i=0}^{n-1} w_i x_i,$$
(3.1)

ここで $\vec{x} = (x_{n-1}, x_{n-2}, \dots, x_0)$ を入力ベクトル, $\vec{w} = (w_{n-1}, w_{n-2}, \dots, w_0)$ を重みベクトルと呼ぶ. 各要素は整数である.

本稿では, *p* 進数から *q* 進数への基数変換の表現に WS 関数 を用いる. これ以後特に断らない限り, *w_i* と *x_i* は, 非負の整数 とする.

[定義 3.2] WS 関数 $WS(\vec{x}) = \sum_{i=0}^{n-1} w_i x_i, w_i \ge 0, x_i \in \{0, 1, \dots, p-1\}, p \ge 2$ が取り得る最小値を MIN_n , 最大値 を MAX_n とする.

WS 関数は、全ての入力が $x_i = 0$ の時、最小値 $MIN_n = WS(0,0,...,0) = 0$ をとる.また、全ての入力が $x_i = p - 1$ の時、最大値 $MAX_n = WS(p - 1, p - 1, ..., p - 1) = \sum_{i=0}^{n-1} \{w_i \cdot (p-1)\} = (p-1) \sum_{i=0}^{n-1} w_i$ をとる.

[定義 3.3] 整数 i, j (i < j) に対し, 整数の集合 $\{i, i+1, ..., j\}$ を [i, j] と表記する.

次に WS 関数の値域を検討する.

[定義 3.4] 関数 f(x) の値域を Range(f(x)) と記す.

[例 3.1] $WS_1(\vec{x}) = x_0 + 3x_1, x_i \in \{0, 1, 2\}$ とする. $Range(x_0) = \{0, 1, 2\}, Range(3x_1) = \{0, 3, 6\}$ である.従っ て, $Range(WS_1(\vec{x})) = \{0, 1, 2, 3, 4, 5, 6, 7, 8\} = [0, 8]$. 一方, $WS_2(\vec{x}) = x_0 + 4x_1, x_i \in \{0, 1, 2\}$ の時, $Range(x_0) = \{0, 1, 2\},$ $Range(4x_1) = \{0, 4, 8\}$ である.従って, $Range(WS_2(\vec{x})) = \{0, 1, 2, 4, 5, 6, 8, 9, 10\} \neq [0, 10]$. また, $WS_3(\vec{x}) = x_0 + 2x_1$,





 $x_i \in \{0, 1, 2\}$ とする. $Range(x_0) = \{0, 1, 2\}, Range(2x_1) = \{0, 2, 4\}$ である. 従って, $Range(WS_3(\vec{x})) = \{0, 1, 2, 3, 4, 5, 6\} = [0, 6].$ (例終り)

4. LUT カスケードと算術分解とを用いた実現

従来法 [8] の図 2.3(a) は, 3 個の LUT と 5 個の 10 進加算器だけで実現されている.図 2.3(a) では、中央の LUT の出力は、全ての q 進加算器の入力に接続されている.

我々が提案する方法[4],[5] を図 2.3(b) に示す.この方法は, 出力桁の1桁もしくは1桁とその桁上がりの値を入力に対して 予め計算しておき,LUTに格納しておく.桁毎に独立して計算す るので,各LUTからの出力は,対応する1個のq進加算器と隣 接する上位のq進加算器に入力される.しかし,本方法はm個のLUTを必要とする.さらに,下位桁に対するLUTの入力数は 大きくなってしまう.そこで,WS 関数の概念を用いてLUTカ スケードに対する総メモリ量を削減している.

4.1 WS 関数の LUT カスケード実現

ここからは、図 2.3(b) の各 LUT によって実現される論理関数 を考える. 表 4.1 は、 2^i ($i = 15, 14, \ldots, 0$) に対する 10 進数を示 している. 各行は、それぞれ $10^4, 10^3, 10^2, 10^1, 10^0$ の桁を示し ている. 図 2.3(b) 内の LUT が表す関数を表 4.1 から得られる. 例えば、10000 = 10^4 の位の値は、 x_{14}, x_{15} 、および、下位桁から の桁上がりで求められる.

各 LUT が実現する式を以下に示す:

 $z_4 = x_{14} + 3x_{15}, \tag{4.1}$

$$z_3 = x_{10} + 2(x_{11} + x_{15}) + 4x_{12} + 6x_{14} + 8x_{13}, \qquad (4.2)$$

$$z_2 = (x_7 + x_{13}) + 2x_8 + 3x_{14} + 5x_9 + 7x_{15}, \tag{4.3}$$

$$z_1 = (x_4 + x_9) + 2(x_7 + x_{10}) + 3x_5 + 4x_{11} + 5x_8 + 4x_{11} + 5x_8 + 5x_8$$

$$6(x_6 + x_15) + 8x_14 + 9(x_{12} + x_{13}), (4.4)$$

 $z_0 = x_0 + 2(x_1 + x_5 + x_9 + x_{13}) +$

$$4(x_2 + x_6 + x_{10} + x_{14}) + 6(x_4 + x_8 + x_{12}) +$$

$$8(x_3 + x_7 + x_{11} + x_{15}), (4.5)$$

$$y = 10^4 z_4 + 10^3 z_3 + 10^2 z_2 + 10 z_1 + z_0,$$
(4.6)

ここで, z_i (i = 0, 1, 2, 3, 4) は, LUT_i の論理関数を表している.

式 (4.1) – (4.5) は, WS 関数を表している. LUT カスケードの 段数も削減を削減しながら, 総メモリ量が小さい LUT カスケー ドで関数を実現できる..

総メモリ量最小のカスケードを見つけるために, 隣接する LUT を併合するかしないかを検討する. 異なる組合せの数は, LUT の個数を k 個とすると 2^{k-1} である. この場合, 入力変数 x_i は, LUT_i に入力されていて, 各 LUT は, $d = \lceil \log_2 p \rceil$ 個の 2 値入力 を持つ. このような制約の下では, LUT カスケードの全ての実現 は 2^{k-1} 個の異なる組合せとなる.

	表 4.1 2 のべき乗の 10 進数表現																
ſ	x	2^{15}	2^{14}	2^{13}	2^{12}	2^{11}	2^{10}	2^{9}	2^{8}	2^{7}	2^{6}	2^5	2^4	2^3	2^2	2^1	2^0
	10^{4}	3	1														
[10^{3}	2	6	8	4	2	1										
	10^{2}	7	3	1	0	0	0	5	2	1							
	10^{1}	6	8	9	9	4	2	1	5	2	6	3	1				
	10^{0}	8	4	2	6	8	4	2	6	8	4	2	6	8	4	2	1







図 4.3 3 セルの LUT カスケードの全ての併合の組合せ. [定理 4.1] 図 4.2 に示す LUT カスケードを考える, ここで, 各 セルへの変数の順序と割り当て方は固定する. この場合, 最小の メモリサイズを持つ LUT カスケードは, 2^{s-1} 個の異なる組合せ の中から見つけられる.

(証明略)

[例 4.1] 図 4.3(a) に 3 セルの LUT カスケードを示す. 隣接す る LUT を併合するかしないかの組合せは, 2³⁻¹ = 4 通りであ る. これを (a)-(d) に示す. (例終り)

隣接する LUT を併合可能かどうかを検出するための補題を 示す.

[補題 4.1] 図 4.4 に示す LUT カスケードを考える, ここで, LUT H は, *k* 入力 *k* 出力である. この場合, メモリ量を増加させ ることなく 2 つの LUT を 1 個に併合可能である. (証明略)

補題 4.1 を用いると、併合可能な LUT を見つけられる. 図 4.4 では、LUT H のメモリ量を削減でき、段数も 1 段削減できる. [補題 4.2] 図 4.5 に示すような LUT カスケードを考える、こ こで、LUT H は、k 入力 (k - 1) 出力、LUT G は、k 入力 (k - 1) 出力である. この場合、メモリ量を増加させることなく 2 つの

LUT を 1 つに併合可能である. (証明略)

補題 4.2 を用いることで,総メモリ量を増加させることなく段数を1段削減できる.補題 4.1,4.2以外の併合を行うと LUT カスケードの総メモリ量は増加する.

[アルゴリズム 4.1] (LUT の併合)

(1) 各 LUT_i には、1個の外部入力 x'_i , (i = 0, 1, ..., k - 1)が入力されている LUT カスケードで WS 関数を実現する.



ある.

補題 4.2 を (e) に繰り返し適用し, (f) に示す LUT カスケードを得る. 総メモリ量は 2,176 ビットであり,段数は 7 である.

最終段の LUT の出力は, BCD 加算器への入力となるので, BCD コードで出力することに注意されたい.

[例 4.3] アルゴリズム 4.1 を式 (4.1) – (4.5) に適用し, LUT カス ケードを得る.次に, これらを BCD 加算器で加算する.図 4.6(a) に 16 桁 2 進 10 進変換回路を示す.総メモリ量は 5,324 であり, 4 個の 10 進加算器を使用する.これは,図 2.3(b) に相当する.一 方,図 2.3(a) に示した従来法での総メモリ量は,8,216 ビットで あり,5 個の BCD 加算器を使用している. (例終り)

4.2 WS 関数の算術分解を用いた実現

[定理 4.3] WS 関数は, 以下のように 2 個の WS 関数の和に分 解可能である:

$$WS(\vec{x}) = \sum_{i=0}^{n-1} w_i x_i = \alpha WS_A(\vec{x}) + WS_B(\vec{x}), \qquad (4.7)$$

ここで $WS_A(\vec{x}) = \sum_{i=0}^{n-1} a_i x_i, WS_B(\vec{x}) = \sum_{i=0}^{n-1} b_i x_i, \alpha$ は整数. 式 (4.7) を $WS(\vec{x})$ の算術分解といい, α を 分解係数と呼ぶ. α には, $1 \le \alpha < \sum_{i=0}^{n-1} w_i x_i$ の任意の整数を選ぶことができる. ここでは $\alpha = 1, X_A \cap X_B = \Phi, X_A \cup X_B = X$ となるような 分解のみを考える.

算術分解を用いて LUT カスケードの総メモリ量の削減を考 える. LUT カスケードは算術分解により分解できる.2進10進 変換回路を LUT カスケードと BCD 加算器とで実現するとき, 最終段の LUT は BCD コードで出力されなければならない.つ まり,最終段の LUT は,符号化の機能も担当している.それゆえ, 最終段の LUT を取り除いた残りの LUT カスケードを2進加算 器で算術分解することにする.

2 進加算器の2つの入力のビット数は,平衡しているとより小 さな加算器を用いることができる.そこで,2つの入力変数を重 み係数の和が等しくなるような分割を試みる.

[アルゴリズム 4.2] (算術分解のための入力の 2分割法)

- (1) $X_A \leftarrow \phi; X_B \leftarrow \phi; IN \leftarrow \{w_0, w_1, w_2, \dots, w_{n-1}\};$
- (2) If $IN = \phi$ then go ostep (7);
- (3) w_i を集合 *IN* 内の最小の要素とする;
- (4) $IN \leftarrow IN \{w_i\};$

(5) If $(|X_A| \leq |X_B|)$, then $X_A \leftarrow X_A + \{x_i\}$, else $X_B \leftarrow X_B + \{x_i\}$;

(6) step (2) へ;

(7) 集合 *X_A* と *X_B* は,入力の分割を示している.

[例 4.4] 図 4.1(f)の LUT カスケードを算術分解して実現した 例を図 4.1(g) に示す. 総メモリ量は 1,344 ビットに削減されて いる. 但し,4 ビット 2 進加算器が,1 個必要になる.

[例 4.5] アルゴリズム 4.2 を図 4.6 に適用して図 4.7 の 16bin2dec が得られる. 総メモリ量は 3,788 ビットであり,3 個 の 2 進加算器と4 個の BCD 進加算器を使用している. (例終り)

アルゴリズム 4.2 は、平衡のとれた分割を生成する.

FPGA の組込みメモリを用いた基数変換回路 の実現

FPGA 上に基数変換回路を実現することを検討した. FPGA デバイスには、Altera 社の Cyclone II (EP2C5T144C6) を仮定し た. このデバイスは、13 個の組込み乗算器 (Embedded Multipler: EM)、26 個の 4K ビット組込みメモリ (M4K)、そして、4608 個の ロジック・エレメント (Logic Element: LE) を持っている. FPGA 表 5.1 16 桁 2 進 10 進変換回路を Cyclone II 上に実装したときのハー ドウェア量と性能

Design	LE	M4K	Reg	$\mathbf{f}_{max}[\mathbf{MHz}]$
Fig. 4.6(b)	123	7	107	140
Fig. 4.7(b)	133	7	108	115

開発システムには、Altera 社の Quartus II V. 6.0 を用いた.

開発した基数変換の合成システムを図 5.1 に示す. このシス テムは、Verilog-HDL 形式のコードと、組込みメモリである M4K に格納するデータとして生成する. FPGA では、LUT(セル)は、 M4K を用いて実現し、加算器はロジック・エレメント (LE)を用 いて実現する.

前節では, LUT の総容量が小さくなるように LUT カスケード や算術分解を使って基数変換回路を構成した.しかし, 前節で述 べた回路を素直に HDL で記述すると, 1 個の LUT が小規模で も, 1 個の組込みメモリに割付けられてしまう.つまり, FPGA で 実現する場合は, 総メモリ量の削減では無く, 総メモリ数の削減 が重要となる.

FPGA に搭載される組込みメモリは, 容量が固定でビット幅 を可変にできるものがある. M4K も, $2^{12} \times 1$, $2^{11} \times 2$, $2^{10} \times 4$, $2^9 \times 8$, $2^9 \times 9$, $2^8 \times 16$, $2^8 \times 18$, $2^7 \times 32$, および, $2^7 \times 36$ ビット のように, メモリの深さとデータ幅とを可変にできる.

図 4.6(a) の一番上のカスケードに注目すると, 左 4 個の LUT の総外部入力数は 9 入力であり, この 4 個の LUT の右端の出力 は 4 ビットである. これは, M4K を 1 個用いて実現できる. 右側 の 3 個の LUT は, 左側の LUT からの出力 4 本と 6 個の外部入 力 x₈,x₁₂,x₃,x₇,x₁₁,x₁₅ の併せて 10 本が入力となり, 出力は 6 ビットの LUT で実現できる. これは, M4K を 2¹⁰ × 4 の形式で 2 個用いて実現できる.

なるべく、出力ビットが増えるように割り付けていくという 方式をツールでは採用した. この方式で、4.6(a)の複数の LUT を M4K で実現すると、4.6(b)のように7個の M4K で実現できる.

同様に、図 4.7(a) に示した算術分解と LUT カスケードとを併 用して実現した回路内の LUT を M4K に割付けて図 4.7(b) を得 る. 図 4.7(a) の回路では 2 進加算器が 3 個使用されている. M4K を割付けたとき、複数の LUT だけでなく、2 進加算器と LUT と をまとめて M4K で実現できる場合がある. 図 4.7(a) の上から 2 段目の 2 進加算器とその入力側の 2 個の LUT は、(b) ではま とめられ、1 個の M4K に割付けられていることに注意されたい. (b) の回路では、M4K が 7 個で実現されている.

組込みメモリ M4K は、遅延時間が見積もりやすく、同期式の メモリであるのでパイプライン化も極めて容易である.本合成 ツールでは、パイプラインレジスタを、入力と加算器間に自動で 挿入できる機能も備えている.図4.6(b)と図4.7(b)を Cyclone II (EP2C5T144C6)に出力レジスタ7段のパイプライン化をツール が施して実現したときの、ハードウェア量と動作速度を表5.1 に 示す.LE(Logic Element)、M4K、および、レジスタの個数と動作 周波数を示す.どちらも、LE 数は全体の3%以内と小さく、M4K も M4K が26個中7個のみで実現されている.動作周波数は、 140MHzと115MHzであり、それぞれ7.1[nsec]、8.7[nsec]毎に 変換結果を出力できる.

6. まとめ

本稿では, $p \equiv q$ 進変換器の設計法について述べた. 読みやす さのために, p = 2, q = 10, つまり 2 進 10 進変換器を例にその 方法を説明した. また, FPGA 上に実現する場合はメモリの割付 を明示的に行う必要があり, メモリの割付とパイプライン化を 自動で行うツールを開発したので報告した.







謝辞

本研究は,一部,文部科学省・科学研究費補助金,文部科学省・ 北九州地域知的クラスター創成事業の補助金,明治大学特別研 究による.

文 献

- T. Hanyu and M. Kameyama, "A 200 MHz pipelined multiplier using 1.5 V-supply multiplevalued MOS current-mode circuits with dualrail source-coupled logic," *IEEE Journal of Solid-State Circuits 30*, *11*, (1995), 1239-1245.
- [2] C. H. Huang, "A fully parallel mixed-radix conversion algorithm for residue number applications," *IEEE Trans. Comput.*, vol. 32, pp. 398-402, 1983.
- [3] Y. Iguchi, T. Sasao, and M. Matsuura, "On design of radix converters using arithmetic decompositions," 36th International Symposium on

- Multiple-Valued Logic, Singapore, May 17-20, 2006, p. 3 [4] 井口幸洋, 笹尾勤, 松浦宗寛, "算術分解を用いた基数変換回路 の構成法 (2)," 信学会、リコンフィギャラブルシステム研究会, RECONF2006-47, 2006-11-30, 小倉.
- [5] Y. Iguchi, T. Sasao, and M. Matsuura, "On designs of radix converters using arithmetic decompositions," *36th International Symposium on Multiple-Valued Logic*, Oslo, Norway, May 13-16, 2007.(Accepted)
- [6] K. Ishida, N. Homma, T. Aoki, and T. Higuchi, "Design and verification of parallel multipliers using arithmetic description language: ARITH," 34th International Symposium on Multiple-Valued Logic, Toronto, Canada, May 2004, pp.334-339.
- [7] I. Koren, Computer Arithmetic Algorithms, 2nd Edition, A. K. Peters, Natick, MA, 2002.
- [8] S. Muroga, VLSI System Design, John Wiley & Sons, 1982, pp. 293-306
- [9] D. Olson, and K. W. Current, "Hardware implementation of supplementary symmetrical logic circuit structure concepts," *30th IEEE International Symposium on Multiple-Valued Logic* Portland, Oregon, May 23-25, 2000.
- [10] T. Sasao, Switching Theory for Logic Synthesis, Kluwer Academic Publishers, 1999.
- [11] T. Sasao, M. Matsuura, and Y. Iguchi, "A cascade realization of multiple-output function for reconfigurable hardware," *International Workshop on Logic and Synthesis(IWLS01)*, Lake Tahoe, CA, June 12-15, 2001, pp. 225-230.
- [12] T. Sasao, "Radix converters: Complexity and implementation by LUT cascades," 35th International Symposium on Multiple-Valued Logic, Calgary, Canada, May 19-21, 2005, pp.256-263.
- [13] T. Sasao, "Analysis and synthesis of weighted-sum functions," *Inter-national Workshop on Logic and Synthesis*, Lake Arrowhead, CA, USA, June 8-10, 2005, pp.455-462.
- [14] T. Sasao, Y. Iguchi, and T. Suzuki, "On LUT cascade realizations of FIR filters," DSD2005, 8th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, Porto, Portugal, Aug. 30 - Sept. 3, 2005, pp.467-474.
- [15] T. Sasao, "Analysis and synthesis of weighted-sum functions," *IEEE Trans. on CAD*, Vol. 25, No. 5, May 2006, pp. 789-796.